特許
J-GLOBAL ID：200903013357508606
通信制御装置およびプロセッサ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鵜沼 辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平4-206561
公開番号（公開出願番号）：特開平6-054022
出願日： 1992年08月03日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 ネットワークに接続されたプロセッサシステムの数が増えても、リアルタイム性が低下しないようにする。【構成】 プロセッサ間の通信を制御する通信制御装置を、一方のポートをプロセッサシステム19に接続される割り込み要求発生機能付きDPR(デュアルポートラム)システムA1と、割り込み要求発生機能付きDPRシステムA1の他方のポートにアドレスバス、データバス、制御信号線で接続されたチャネルコントローラA2と、チャネルコントローラA2に信号線5で接続されたチャネルコントローラB3と、チャネルコントローラB3にアドレスバス、データバス、制御信号線で一方のポートを接続され他方のポートをプロセッサシステム19と通信する他のプロセッサシステム20に接続された割り込み要求発生機能付きDPRシステムBとを含んで構成し、割り込み要求発生機能付きDPRシステムA,Bを、常に互いに同一性を保つものとした。【効果】
請求項（抜粋）：
プロセッサシステムAとプロセッサシステムBとを含む複数のプロセッサシステム間の通信の制御を行う通信制御装置において、前記プロセッサシステムAに対する割り込み要求発生機能を有し、プロセッサシステムAに接続されたデュアルポート記憶システムAと、該デュアルポート記憶システムAに接続されたチャネルコントローラAと、前記プロセッサシステムBに対する割り込み要求発生機能を有し、プロセッサシステムBに接続されたデュアルポート記憶システムBと、該デュアルポート記憶システムBに接続されたチャネルコントローラBと、前記チャネルコントローラAとチャネルコントローラBとを接続する通信路とを含んでおり、前記デュアルポート記憶システムAは、前記プロセッサシステムAからと、前記チャネルコントローラBとチャネルコントローラAとを介してプロセッサシステムBからとの双方からのアクセスが可能で、前記デュアルポート記憶システムBとの同一性を保つように構成され、前記デュアルポート記憶システムBは、前記プロセッサシステムBからと、前記チャネルコントローラAとチャネルコントローラBとを介してプロセッサシステムAからとの双方からのアクセスが可能で、前記デュアルポート記憶システムAとの同一性を保つように構成され、前記チャネルコントローラAとチャネルコントローラBとは、前記通信路に対する通信プロトコルを支援するものであることを特徴とする通信制御装置。
IPC (2件)：
H04L 29/08
, G06F 13/00 353
