特許

J-GLOBAL ID：200903013384716024

薄膜トランジスタ装置およびその製造方法

発明者： 鈴木 光明 ,  日野 隆
出願人/特許権者： 東芝電子エンジニアリング株式会社 ,  株式会社東芝
代理人 (1件)： 大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-235501
公開番号（公開出願番号）：特開平10-079513
出願日： 1996年09月05日
公開日（公表日）： 1998年03月24日
要約：

【要約】【課題】 薄膜トランジスタを、簡便な方法で、オン時のドレイン電流をそれほと減ずることなく、オフ時のドレイン電流を効果的に減ずる。【解決手段】 基板1上の多結晶半導体層2にゲート絶縁膜5、ゲート電極6を形成したトップゲート型薄膜トランジスタにおいて、ソース・ドレイン領域4s、4dのチャンネル領域3側にLDD(Lightly Doped Drain )領域7s、7dを形成し、このLDD領域とゲート電極直下のチャンネル領域との間に不純物が拡散されない領域8を介在させる。

請求項（抜粋）：

絶縁基板と、この基板上に形成された半導体層と、この半導体層に形成された第1の導電型のチャンネルの領域と、前記半導体層に前記チャンネル領域を挟むように不純物注入により形成され不純物濃度が5×1019cm-3以上の第2の導電型のソース領域および第2の導電型の第1のドレイン領域と、前記チャンネル領域上に設けられたゲート絶縁層と、このゲート絶縁層上に設けられたゲート電極と、前記ソース領域およびドレイン領域の少なくともドレイン領域の前記チャンネル領域側に形成され前記ドレイン領域よりも低濃度不純物でかつ第2の導電型の第2のドレイン領域とを具備してなる薄膜トランジスタ装置において、前記半導体層の前記第2のドレイン領域と前記ゲート電極直下のチャンネル領域間にこのチャンネル領域と同導電型で不純物濃度が5×1017cm-3以下の領域を介在させてなることを特徴とする薄膜トランジスタ装置。

IPC (3件)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336

FI (4件)：

H01L 29/78 616 V ,  G02F 1/136 500 ,  H01L 29/78 616 A ,  H01L 29/78 617 A