特許

J-GLOBAL ID：200903013401768963

半導体装置の製造方法

発明者： 佐藤 暢章 ,  窪田 勉 ,  井上 弘之
出願人/特許権者： 日本テキサス・インスツルメンツ株式会社
代理人 (1件)： 佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-365060
公開番号（公開出願番号）：特開平11-186188
出願日： 1997年12月19日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】 リン(P)とヒ素(As)の2重拡散で形成されるnチャネルMOSFETのソース/ドレイン領域を、不純物の濃度プロファイルにおけるテーリングを抑制して、極浅接合化する。【解決手段】 ソース/ドレイン領域における2重拡散領域を形成するため、原子量の大きいAsイオン9を先にイオン注入し、このAsイオン9のイオン注入により、或る程度アモルファス化した領域に、原子量の小さいPイオン8をイオン注入して、拡散係数の大きいPが基板深くに入り込み難くする。

請求項（抜粋）：

第1導電型の半導体基板の上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体基板の選択された表面領域に第2導電型の第1の不純物をイオン注入する工程と、前記ゲート電極の側面に側壁絶縁膜を形成する工程と、前記ゲート電極及び前記側壁絶縁膜をマスクとして、前記半導体基板の選択された前記表面領域に第2導電型の第2の不純物をイオン注入し、引き続いて、前記第2の不純物よりも原子量の小さい第2導電型の第3の不純物をイオン注入する工程と、を有する半導体装置の製造方法。

IPC (3件)：

H01L 21/265 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/265 F ,  H01L 21/265 604 M ,  H01L 29/78 301 L ,  H01L 29/78 301 H