特許

J-GLOBAL ID：200903013406244997

複数のデータキャリア上に高速かつ同時に書き込むための通信装置及びそのような通信装置のためのデータキャリア

発明者： ロベルト、レヒバーガー ,  シュテファン、ポシュ
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 吉武 賢次 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-569760
公開番号（公開出願番号）：特表2003-528404
出願日： 2001年03月06日
公開日（公表日）： 2003年09月24日
要約：

【要約】データキャリア(2)は、情報データ(ID)を記憶するように構成されたメモリ手段(16)を含み、第1のコマンドデータ(CD1)を検出するように構成された第1の検出手段(28)をさらに含み、第1のコマンドデータ(CD1)の検出後、情報データ(ID)の記憶のためのメモリ手段(16)を初期化するように構成された初期化手段(33)をさらに含み、第2のコマンドデータ(CD2)を検出するように構成された第2の検出手段(29)をさらに含み、第2のコマンドデータ(CD2)の検出後、情報データ(ID)を初期化されたメモリ手段(16)に書き込むように構成された書き込み手段(32)をさらに含む。

請求項（抜粋）：

少なくとも1つのインタフェースの回路部を含み、この回路部がデータ(D)を受信するように構成され、このデータ(D)が、コマンドデータ(CD1、CD2)及び情報データ(ID)を含み、且つ、 前記情報データ(ID)を記憶するように構成された記憶手段を含み、前記第1のコマンドデータ(CD1)を検出するように構成された第1の検出手段を含み、前記第1のコマンドデータ(CD1)の検出後、情報データ(ID)の記憶のための前記記憶手段を初期化するように構成された初期化手段を含み、前記記憶手段の初期化後、前記情報データ(ID)を初期化された記憶手段に書き込むように構成された書き込み手段を含む電気回路を有するデータキャリアであって、 第2の検出手段が含まれ、この第2の検出手段が第2のコマンドデータ(CD2)を検出するように構成され、且つ、 前記書き込み手段が、前記第2のコマンドデータ(CD2)の検出後、前記情報データ(ID)を初期化された記憶手段に書き込むように構成されていることを特徴とするデータキャリア。

IPC (2件)：

G06K 19/07 ,  G06K 17/00

FI (3件)：

G06K 17/00 F ,  G06K 19/00 H ,  G06K 19/00 N

Fターム (7件)：

5B035AA11 ,  5B035BB09 ,  5B035CA23 ,  5B035CA29 ,  5B058CA23 ,  5B058CA25 ,  5B058KA04