特許
J-GLOBAL ID：200903013416366462
信号処理プロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平5-203693
公開番号（公開出願番号）：特開平7-044354
出願日： 1993年07月27日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】ブロックフローティング処理をハードウェア化し、より膨大な演算処理量のリアルタイム処理を実現可能な固定小数点信号処理プロセッサの提供。【構成】(2n+α)ビット幅の演算手段と同一ビット幅の第1の記憶手段と、nビット幅の第2の記憶手段と、nビット幅のデータを(2n+α)ビットに拡張して第1の記憶手段に出力し第1の記憶手段の(2n+α)ビットデータから連続したnビットを選択して第2の記憶手段に出力する第1の選択手段と、第1の記憶手段のデータを退避する第3の記憶手段と、第3の記憶手段のデータの連続したnビットの先頭位置を示す第2の選択手段と、第3の記憶手段の(2n+α)ビットデータから第2の選択手段の示す位置から連続したnビットを選択し第1の選択手段に出力する第3の選択手段とを有する。
請求項（抜粋）：
nをデータのビット幅、αを所定の拡張ビット幅とし、nビット幅のデータの固定小数点積和演算、及びシフト演算等を含む所定の演算を行なう(2n+α)ビット幅の演算手段と、前記演算手段の入出力データを一時的に保持する(2n+α)ビット幅の第1の記憶手段と、前記第1の記憶手段で保持するデータの一部であるnビット幅のデータを複数退避する第2の記憶手段と、前記第2の記憶手段に保持されたnビット幅のデータを(2n+α)ビット幅に拡張して前記第1の記憶手段に出力すると共に、前記第1の記憶手段が保持する(2n+α)ビット幅のデータから予め選択可能な部分が定められた連続するnビットを選択し前記第2の記憶手段にnビット幅で出力する第1の選択手段と、を有する固定小数点信号処理プロセッサにおいて、前記第1の記憶手段が保持する(2n+α)ビット幅のデータを複数退避する第3の記憶手段と、前記第3の記憶手段が保持する(2n+α)ビット幅のデータにおいて連続したnビットの先頭位置を指示する第2の選択手段と、前記第3の記憶手段が保持する(2n+α)ビット幅のデータから、前記第2の選択手段が指示する先頭位置から連続したnビットを選択し前記第1の選択手段に出力する第3の選択手段と、を有することを特徴とする固定小数点信号処理プロセッサ。
IPC (3件)：
G06F 5/01
, G06F 7/00
, H03M 7/30
