特許
J-GLOBAL ID：200903013420128770
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-223214
公開番号（公開出願番号）：特開平5-063000
出願日： 1991年09月04日
公開日（公表日）： 1993年03月12日
要約：
【要約】【目的】 SOI 素子の製造方法に関し,SOI FET の接合の対称性を維持して寄生バイポーラ効果を抑制し,素子特性の安定化と素子の高信頼化をを目的とする。【構成】 絶縁体1上の素子形成膜2に形成する絶縁ゲート型のFET の製造工程であって,該素子形成膜2上にゲート絶縁膜3を介してゲート4を形成し,次いで該ゲートの側面に絶縁膜からなる側壁5を形成し,次いで該ゲートの両側の該素子形成膜にソースドレイン6を形成する工程を含む素子形成工程終了後,放射線の照射により該側壁中に固定正電荷7を発生させる工程を有するように構成する。
請求項（抜粋）：
絶縁体(1) 上の素子形成膜(2) に形成する絶縁ゲート型の電界効果トランジスタ(FET) の製造工程であって,該素子形成膜(2) 上にゲート絶縁膜(3)を介してゲート(4)を形成し,次いで該ゲートの側面に絶縁膜からなる側壁(5) を形成し,次いで該ゲートの両側の該素子形成膜にソースドレイン(6) を形成する工程を含む素子形成工程終了後,放射線の照射により該側壁中に固定正電荷(7) を発生させる工程を有することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 27/12
