特許
J-GLOBAL ID：200903013420860463
マルチチップモジュール
発明者：
出願人/特許権者：
代理人 (1件)：
本庄 伸介
公報種別：公開公報
出願番号（国際出願番号）：特願平5-153263
公開番号（公開出願番号）：特開平7-030059
出願日： 1993年06月24日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 半導体素子を複数個実装してなるマルチチップモジュールの半導体素子の実装密度の向上及びモジュールの小型化。【構成】 凹部3の底部と上部に半導体素子接続用電極4及び5を設けた多層基板1に半導体素子6を凹部に収容し、凹部を跨ぐように半導体素子8を実装し半導体素子の実装密度を向上させる。【効果】 従来に比較し2倍〜3倍の高集積化、または1/2〜1/3の小型化が実現できる。
請求項（抜粋）：
半導体素子を含む複数の電子素子を表面に実装し、該電子素子に接続される電気配線が形成されているマルチチップモジュールにおいて、半導体素子及び多層基板から成り、前記多層基板には、前記半導体素子を嵌合するための凹部が複数個配設され、半導体素子接続用電極がパタ-ンニングされ、外部と入出力信号の受け渡しをするための外部入出力端子が複数個配設され、前記電気配線が前記半導体素子間及び前記外部入出力端子間並びに前記半導体素子と前記外部入出力端子との間を接続し、前記半導体素子は、前記凹部の底部に嵌装されるか、または前記凹部を股いで載設されていることを特徴とするマルチチップモジュール。
IPC (3件)：
H01L 25/10
, H01L 25/11
, H01L 25/18
