特許
J-GLOBAL ID：200903013428291255
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
菊池 弘
公報種別：公開公報
出願番号（国際出願番号）：特願平3-335577
公開番号（公開出願番号）：特開平5-152245
出願日： 1991年11月26日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】 1工程でTi/TiN/Tiの積層膜を形成することができ、下層のコンタクト抵抗の低抵抗化と、配線の低抵抗化と高信頼性を期す半導体素子の製造方法を提供することを目的とする。【構成】 Si基板21上にフィールド酸化膜22を形成するとともに、P+ 拡散層23を形成した後、シリコン酸化膜24を形成し、P+拡散層23上にコンタクトホール25を形成し、反応性スパッタ法によりAr100%、5mTorr、DCパワー2KWで約100nmのTi26を堆積し、その後N2 を導入し、Ar+N2 圧を5mTorr一定にしながら、N2 分圧を上昇させながらTiN27を堆積し、その上にTi28を形成し、スパッタ法により、Si29を堆積し、熱処理により、Ti28をTiSi2 に変えたものである。
請求項（抜粋）：
半導体基板上に下地材料を形成する工程と、前記半導体基板上に酸化膜を形成するとともに前記下地材料上にコンタクトホールを形成する工程と、ガス分圧が漸増あるいは漸減する少なくともN原子を含むガス雰囲気中で前記下地材料と導通する導電材料および反射防止メタルを形成する工程と、とよりなる半導体素子の製造方法。
IPC (2件)：
H01L 21/28 301
, H01L 21/3205
