特許

J-GLOBAL ID：200903013448566897

半導体装置の製造方法

発明者： 池田 秀章
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-022710
公開番号（公開出願番号）：特開2000-223500
出願日： 1999年01月29日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 コンタクト電極やダブルポリシリコンバイポーラトランジスタのエミッタ電極の面積を均一化し、特性のバラツキを少なくする。【解決手段】 絶縁膜13を開口した後ポリシリコン膜15と絶縁膜16を積層しエッチングして第1の電極窓17を形成し、次に絶縁膜18を堆積しさらに低粘度の平坦化膜のフォトレジスト20を形成する。その後エッチングして絶縁膜18の途中までエッチバックし、残ったフォトレジスト20を除去し、さらにエッチバックしてサイドウォール21a,21bを形成して電極を形成する。【効果】 電極の側壁に均一化されたサイドウォールを形成することができ、コンタクト電極やエミッタ面積のバラツキが小さくなり、接触抵抗やVBEの変動が少なく安定した電気的特性が得られる。

請求項（抜粋）：

半導体装置の製造方法において、基体上の薄膜に開口領域を形成した後絶縁膜を堆積する工程と、前記絶縁膜上に平坦化膜を堆積しエッチバックする工程と、前記平坦化膜と前記絶縁膜をエッチバックしてサイドウォールを形成する工程と、前記サイドウォール内の前記開口領域上に電極膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 21/28 ,  H01L 29/41

FI (3件)：

H01L 29/72 ,  H01L 21/28 V ,  H01L 29/44 D

Fターム (25件)：

4M104BB01 ,  4M104CC01 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD19 ,  4M104DD20 ,  4M104DD92 ,  4M104DD99 ,  4M104FF07 ,  4M104GG06 ,  4M104HH20 ,  5F003BA97 ,  5F003BB07 ,  5F003BC07 ,  5F003BC08 ,  5F003BE07 ,  5F003BE08 ,  5F003BH08 ,  5F003BH18 ,  5F003BN02 ,  5F003BP06 ,  5F003BP12 ,  5F003BS06 ,  5F003BS08