特許

J-GLOBAL ID：200903013509139601

マイクロコンピュータのテスト方法、マイクロコンピュータ、マイクロコンピュータのテスト回路

発明者： 近藤 秀二
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-182877
公開番号（公開出願番号）：特開2001-014294
出願日： 1999年06月29日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 1チップマイクロコンピュータ外部のテスト用LSIと内部のデータ受信回路により効率的な命令入力が可能な少ピンテストの確立を目的とする。【解決手段】 既に命令格納レジスタ22〜24に格納されている命令が命令入力レジスタ21に入力されたときは、命令格納レジスタ32〜34に格納された命令を再利用する。一方、命令格納レジスタ22〜24に格納されている命令以外の命令が命令入力レジスタ21に入力されたときは命令をシリアル転送し、これを利用する。

請求項（抜粋）：

外部端子からマイクロコンピュータのRAMに命令を順次格納していき、格納が完了したのちマイクロコンピュータに前記命令を実行させ動作を確認するマイクロコンピュータのテスト方法において、前記マイクロコンピュータは外部端子から入力された命令を一時的に蓄積するバッファを有し、前記バッファに蓄積されている命令をさらに外部端子から入力しようとするときはバッファに格納された命令をRAMに格納することを特徴とするマイクロコンピュータのテスト方法。

IPC (2件)：

G06F 15/78 510 ,  G06F 11/22 340

FI (2件)：

G06F 15/78 510 K ,  G06F 11/22 340 C

Fターム (10件)：

5B048AA11 ,  5B048DD01 ,  5B048DD08 ,  5B062AA02 ,  5B062AA03 ,  5B062CC01 ,  5B062DD10 ,  5B062EE01 ,  5B062EE05 ,  5B062JJ05