特許
J-GLOBAL ID：200903013521159715
半導体装置とその製法
発明者：
出願人/特許権者：
代理人 (1件)：
松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平6-318505
公開番号（公開出願番号）：特開平8-181218
出願日： 1994年12月21日
公開日（公表日）： 1996年07月12日
要約：
【要約】【目的】 共通の半導体基板に中耐圧トランジスタと低電圧トランジスタが形成される半導体装置において、寄生トランジスタのパンチスルー耐圧の低下の問題の解決をはかる。【構成】 半導体基板21に低電圧トランジスタとオープンドレイン型の中耐圧トランジスタ22とが形成された半導体装置において、中耐圧トランジスタ22と低電圧トランジスタ47の各ゲート絶縁膜を同一構成によるゲート絶縁膜23によって構成する。
請求項（抜粋）：
半導体基板に低電圧トランジスタとオープンドレイン型の中耐圧トランジスタとが形成された半導体装置において、上記中耐圧トランジスタと上記低電圧トランジスタの各ゲート絶縁膜が同一構成とされたことを特徴とする半導体装置。
IPC (2件)：
H01L 21/8234
, H01L 27/088
