特許
J-GLOBAL ID：200903013521787058
半導体チップの実装構造
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-276041
公開番号（公開出願番号）：特開平9-120975
出願日： 1995年10月24日
公開日（公表日）： 1997年05月06日
要約：
【要約】【課題】 回路基板上における半導体チップの実装領域およびその周辺の構造を改良して、封止用樹脂を短時間で充填可能な半導体チップの実装構造を提供すること。【解決手段】 半導体チップ10Dの実装領域200Dの内側には、レジスト層が形成されておらず、半導体チップ10Dの辺101Dと、レジスト層23Dの端縁231Dとは、面方向に寸法tだけずれた位置にある。半導体チップ10Dの実装領域200Dの内側では、封止用樹脂40Dの塗布を行った半導体チップ10Dの辺101Dに相当する領域から辺103Dに相当する領域に向けて互いに平行な配線パターン290Dが形成されているが、これらの配線パターン290Dと交差するような他の配線パターンは、形成されていない。封止用樹脂40Dは、配線パターン291D〜294Dとレジスト層23Dとによって構成された高い段差部41D〜44Dによってせき止められる。
請求項（抜粋）：
配線パターンの一部を配線電極として露出させた状態にレジスト層が形成された回路基板と、該回路基板の前記配線電極にチップ電極が接合された半導体チップと、該半導体チップと前記回路基板との隙間に充填された封止用樹脂とを有する半導体チップの実装構造において、前記レジスト層は、前記回路基板表面における前記半導体チップの実装領域内を避けるように形成されていることを特徴とする半導体チップの実装構造。
IPC (4件)：
H01L 21/60 311
, H01L 23/28
, H05K 1/18
, H01L 21/56
H01L 21/60 311 Q
, H01L 23/28 C
, H05K 1/18 L
, H01L 21/56 R
