特許

J-GLOBAL ID：200903013542561009

電力供給回路

発明者： 水野 史章 ,  星野 孝志
出願人/特許権者： 株式会社ハーネス総合技術研究所 ,  住友電装株式会社 ,  住友電気工業株式会社
代理人 (1件)： 小谷 悦司 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-222784
公開番号（公開出願番号）：特開平11-068532
出願日： 1997年08月19日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】 半導体スイッチング素子のオン時の特性を利用することによって突入電流を抑制する。【解決手段】 FET1がオフのときはトランジスタQ3がオンでコンデンサC1には電荷が蓄積されていない。スイッチ制御部4の出力端子P3からオン信号が出力されると、トランジスタQ2がオンになり、トランジスタQ3がオフにされ、トランジスタQ1がオンになる。トランジスタQ3のオフ及びトランジスタQ1のオンによって、抵抗R7及びコンデンサC1からなる遅延回路31が動作し、この遅延回路31によりトランジスタQ6が緩やかにオンになり、これによってFET1のゲートへの印加電圧が緩やかに立ち上がる。従って、スイッチオン時のオン抵抗が高くなるので、ランプLの突入電流が抑制される。

請求項（抜粋）：

制御端子、第1端子及び第2端子を有し、上記第1端子及び上記第2端子が電源とアース間に負荷と直列に接続され、上記制御端子に入力される制御信号によって上記第1端子と上記第2端子との間の接続がオンオフされる半導体スイッチング素子を備えた電力供給回路において、上記制御信号として上記第1端子と上記第2端子との間の接続をオンにさせるオン信号を上記制御端子に向けて送出するオン制御回路と、上記制御端子と上記オン制御回路との間に配設され、上記制御端子に向けて送出される上記オン信号を緩やかに立ち上がらせる遅延回路とを備えたことを特徴とする電力供給回路。

IPC (3件)：

H03K 17/08 ,  H03K 17/16 ,  H05B 39/04

FI (3件)：

H03K 17/08 C ,  H03K 17/16 H ,  H05B 39/04