特許
J-GLOBAL ID：200903013575658296
演算処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 勇
公報種別：公開公報
出願番号（国際出願番号）：特願平6-146463
公開番号（公開出願番号）：特開平8-016389
出願日： 1994年06月28日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】 特定の命令の実行時の消費電力のみを有効に低減すること。【構成】 命令を記憶する命令記憶領域3a及びデータを記憶するデータ記憶領域3bとを有する記憶部3と、この記憶部3へアドレスを出力することで当該命令を読み出してこの命令に基づいてデータを演算処理する中央演算処理部(CPU)1と、この中央演算処理部1の記憶部3からの読み出しタイミングを制御するアクセス制御部2とを備えている。しかも、中央演算処理部1から出力されたアドレスが特定の命令が記録されている範囲のアドレスである場合に読み出し開始タイミング信号を出力することで当該中央演算処理部1の当該特定の命令の読み出し動作を一定時間遅延させる遅延回路4とを備えている。
請求項（抜粋）：
命令を記憶する命令記憶領域及びデータを記憶するデータ記憶領域とを有する記憶部と、この記憶部へアドレスを出力することで当該命令を読み出してこの命令に基づいて前記データを演算処理する中央演算処理部と、前記記憶部から前記中央演算処理部へのデータ転送のタイミングを制御するアクセス制御部とを備えた演算処理装置であって、前記中央演算処理部から出力された前記アドレスが特定の命令のみを記録した範囲内のアドレスである場合に当該中央演算処理部の当該特定の命令の読み出し動作及び前記記憶部の当該特定の命令の出力動作を一定時間遅延させる遅延回路を備えたことを特徴とする演算処理装置。
IPC (2件)：
G06F 9/30 330
, G06F 12/00 564
