特許

J-GLOBAL ID：200903013610695671

マスクデータパターン生成方法

発明者： 藤村 康弘 ,  大河 正明 ,  平尾 謙次 ,  高橋 敏郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-239263
公開番号（公開出願番号）：特開2002-055431
出願日： 2000年08月08日
公開日（公表日）： 2002年02月20日
要約：

【要約】【課題】 製品のマスク払い出しまでのTATを大幅に短縮することができるマスクデータパターン生成方法を提供する。【解決手段】 ゲートアレイなどのASIC製品のように段階的にレイアウトパターンを生成する半導体製品に適用され、ステップS101〜S108に従い、製品論理毎にパターンが変化しないセルパターンに対して配置配線前にOPC処理を予め行い、このOPC処理済みセルパターンをデータベースに登録しておく。それとは別に、製品論理の配置情報に従って生成された配線パターンに対してOPC処理を行い、このOPC処理済み配線パターンと前記データベースに登録したOPC処理済みセルパターンを配置した配置パターンとを合成してOPC処理済みチップパターンを生成し、このOPC処理済みチップパターンをマスクデータパターンとしてマスクを生成する。

請求項（抜粋）：

製品の拡散層のレイアウトパターン1種に対して配線層のレイアウトパターンが複数種該当し、予め製品に対して共通に用意されたセルパターンの配置を行い、この配置したセル間に接続する配線パターンを生成して製品のレイアウトパターンを生成するように、前記配線層のレイアウトパターンを段階的に生成する製品のマスクデータパターン生成方法であって、前記製品に対して共通に用意されたセルパターンのOPC処理済みパターン、またはOPC処理演算用パターンを予め設計レイアウトデータ中に保持しておくことを特徴とするマスクデータパターン生成方法。

IPC (4件)：

G03F 1/08 ,  G06F 17/50 658 ,  H01L 21/027 ,  H01L 21/82

FI (4件)：

G03F 1/08 A ,  G06F 17/50 658 M ,  H01L 21/30 502 P ,  H01L 21/82 D

Fターム (14件)：

2H095BB01 ,  5B046AA08 ,  5B046BA04 ,  5B046FA04 ,  5B046FA06 ,  5B046FA12 ,  5B046GA06 ,  5B046KA06 ,  5F064AA03 ,  5F064DD03 ,  5F064DD05 ,  5F064EE03 ,  5F064HH09 ,  5F064HH12