特許

J-GLOBAL ID：200903013611974612

定電圧発生回路及び半導体記憶装置

発明者： 古用 和人
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-111748
公開番号（公開出願番号）：特開平6-324753
出願日： 1993年05月13日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 本発明は定電圧発生回路及び半導体記憶装置の改善に関し、トランジスタのバックゲートバイアスの供給方法を工夫して、その閾値を利用した簡単な回路構成で、しかも、極微小な電圧調整を行うこと、及び、その信頼性の向上を図ることを目的する。【構成】 定電圧発生回路は、負荷素子RLと、バイアス可変手段11と、電界効果型のn個のトランジスタT1〜Tnとを具備し、n個のトランジスタTnがそれぞれダイオード接続され、かつ、それらが直列接続され、トランジスタT1の一端と負荷素子RLの一端とが接続されて出力部OUTに接続され、負荷素子RLの他端が電源線VCCに接続され、トランジスタTnの他端が電源線VSSに接続され、n個のトランジスタT1〜TnのバックゲートBG1〜BGnがバイアス可変手段11に接続され、該手段11が外部制御信号Sに基づいて出力制御されることを含み構成し、半導体記憶装置は、記憶手段12に電源を供給する電源供給手段13に本発明の定電圧発生回路100 が接続されることを含み構成する。

請求項（抜粋）：

負荷素子(RL)と、バイアス可変手段(11)と、電界効果型のn個のトランジスタ(Tn,〔n=1〜n〕)とを具備し、前記n個のトランジスタ(Tn)がそれぞれダイオード接続され、かつ、該n個のトランジスタ(Tn)が直列接続され、前記直列接続されたトランジスタ(T1)の一端と負荷素子(RL)の一端とが接続されて出力部(OUT)に接続され、前記負荷素子(RL)の他端が第1の電源線(VCC)に接続され、前記直列接続されたトランジスタ(Tn)の他端が第2の電源線(VSS)に接続され、前記n個のトランジスタ(Tn)のバックゲート(BGn,〔n=1〜n〕)がバイアス可変手段(11)に接続され、前記バイアス可変手段(11)が外部制御信号(S)に基づいて出力制御されることを特徴とする定電圧発生回路。

IPC (5件)：

G05F 3/24 ,  G11C 11/413 ,  G11C 11/407 ,  H01L 21/82 ,  H01L 27/04

FI (3件)：

G11C 11/34 335 A ,  G11C 11/34 354 F ,  H01L 21/82 L