特許

J-GLOBAL ID：200903013620007455

半導体記憶装置およびその製造方法

発明者： 三木 浩史 ,  大路 譲 ,  田地 新一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平5-195829
公開番号（公開出願番号）：特開平7-050395
出願日： 1993年08月06日
公開日（公表日）： 1995年02月21日
要約：

【要約】【目的】結晶性絶縁膜を誘電体として用いるコンデンサを具備した高集積密度を有する半導体記憶装置を、低いコストで製造できる構造の半導体記憶装置およびその製造方法を提供する。【構成】下部電極が存在しない部分上に形成された絶縁膜の表面を、イオン打込みなどによって改質して、結晶性薄膜との反応性を高め、下地電極上には結晶性の高い絶縁膜、上記改質された表面上には、結晶性の低い絶縁膜を、それぞれ形成する。【効果】下地電極が存在しない部分上では、結晶性が失なわれて誘電率が低下し、隣接する電極間の電気的な結合を弱められる。この結果結晶性絶縁膜のドライエッチングや別の絶縁物質の形成プロセスが不要になり、高集積化された半導体装置の製造コストが低減される。

請求項（抜粋）：

コンデンサを駆動するための素子が形成されてある半導体層上に形成された絶縁膜と、当該絶縁膜の所定領域上に形成された所定の形状を有する下部電極と、上記絶縁膜の露出された表面と上記下部電極の上に連続して形成された結晶性絶縁膜と、当該結晶性絶縁膜上に形成された上部電極を具備し、上記絶縁膜のうち、上記下部電極がその上に形成されていない部分は改質された表面を有し、当該改質された表面上に形成された上記結晶性絶縁膜の結晶性と誘電率は、上記下部電極上に形成された上記結晶性絶縁膜の結晶性と誘電率より低いことを特徴とする半導体記憶装置。

IPC (9件)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 29/78 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/04 C ,  H01L 27/10 325 J ,  H01L 29/78 301 M ,  H01L 29/78 371

引用特許：

審査官引用 (1件)

• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-227467   出願人：株式会社東芝