特許

J-GLOBAL ID：200903013621778323

半導体装置の製造方法

発明者： 桑原 広範
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-060889
公開番号（公開出願番号）：特開平8-264769
出願日： 1995年03月20日
公開日（公表日）： 1996年10月11日
要約：

【要約】 (修正有)【目的】少なくともソース・ドレイン領域上に高融点金属シリサイドを有する半導体装置の製造方法において、高融点金属シリサイドを形成した後に素子分離領域を形成することで、半導体素子の微細化による拡散層の抵抗上昇を抑える。【構成】ゲート電極5、側壁絶縁膜6を形成後、高融点金属をスパッタし熱処理を行うことでシリサイド9を形成し、次に素子分離領域となる部分を異方性エッチングし、トレンチ10を形成する。次に酸化膜11およびBPSG12を堆積し、CMP法により研磨し、素子分離領域と層間膜を形成する。

請求項（抜粋）：

ソース及びドレイン領域上に高融点金属シリサイドを形成した絶縁ゲート型電界効果型トランジスタにおいて、半導体基板上にゲート電極を形成する工程と、前記ゲート電極をマスクとして不純物を注入する工程と、半導体基板全面に高融点金属層を形成する工程と、前記高融点金属層を形成した半導体基板を熱処理し半導体基板上に高融点金属シリサイドを形成する工程と、前記高融点金属シリサイドおよびその下部の半導体基板の一部をエッチングしトレンチを形成する工程と、前記トレンチを含む全面に絶縁膜を堆積することにより素子分離領域と層間膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/285 301 ,  H01L 21/76

FI (3件)：

H01L 29/78 301 P ,  H01L 21/285 301 T ,  H01L 21/76 M