特許
J-GLOBAL ID：200903013639699153
キャッシュメモリ制御方法及びプログラム処理方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡本 宜喜
公報種別：公開公報
出願番号（国際出願番号）：特願2000-190642
公開番号（公開出願番号）：特開2002-007213
出願日： 2000年06月26日
公開日（公表日）： 2002年01月11日
要約：
【要約】【課題】 CPUが複数の情報処理をキャッシュアクセスを行いながら処理するとき、キャッシュアクセスの最適化を図り、システム性能を向上させること。【解決手段】 情報処理装置として、CPU1に対して構造の異なる第1のキャッシュメモリ2と第2のキャッシュメモリ3とを設ける。CPU1からアクセス要求7と選択情報8が与えられると、キャッシュ制御部4は選択情報8に基づいてアクセス要求9又は10を出力する。選択情報8は、アクセス先のアドレス、CPUの行う情報処理内容、又はCPUが実行する転送命令とする。また高級言語プログラムのコンパイル処理において、ソースプログラム内でアクセスするキャッシュメモリの選択情報を記述することもできる。
請求項（抜粋）：
複数のキャッシュメモリ、 及び前記キャッシュメモリを制御するキャッシュメモリ制御部を有するシステムにおいて、キャッシュアクセス要求と動作すべきキャッシュメモリを特定するための付加情報とが与えられると、前記キャッシュメモリ制御部は前記付加情報を用いてアクセスすべきキャッシュメモリを選択することを特徴とするキャッシュメモリ制御方法。
IPC (5件)：
G06F 12/08 523
, G06F 12/08 511
, G06F 12/08 563
, G06F 9/45
, G06F 12/10 501
G06F 12/08 523 B
, G06F 12/08 511 Z
, G06F 12/08 563
, G06F 12/10 501 Z
, G06F 9/44 322 H
5B005JJ13
, 5B005MM05
, 5B005MM51
, 5B005UU41
, 5B081CC27
