特許
J-GLOBAL ID：200903013660505644
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-080116
公開番号（公開出願番号）：特開平6-268174
出願日： 1993年03月15日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】 高集積化においても充分なゲート長を確保することができ、且つソース・ドレインへのコンタクトをセルファライン的に形成でき、且つゲート電極による段差が生じないMOSトランジスタを用いた半導体装置を提供すること。【構成】 トレンチ分離とトレンチ内にMOS素子を形成した半導体装置において、シリコン基板1に設けられたトレンチ型素子分離領域3と、この素子分離領域3より浅く該素子分離領域3及び素子領域を貫くように形成されたゲート電極形成用トレンチ5と、このゲート電極形成用トレンチ5の底部に埋め込まれたゲート電極7と、ゲート電極形成用トレンチ5の側部のゲート電極7よりも浅い位置に設けられたソース・ドレイン拡散層4とを具備してなることを特徴とする半導体装置。
請求項（抜粋）：
半導体基板に形成されたゲート電極形成用トレンチと、このゲート電極形成用トレンチに埋め込まれたゲート電極と、このゲート電極の両側に設けられたソース・ドレイン拡散層とを具備し、前記ゲート電極の上面は前記基板表面と前記ソース・ドレイン拡散層の少なくとも一方の底面との間に位置するように形成されてなることを特徴とする半導体装置
FI (2件)：
H01L 27/10 325 E
, H01L 27/10 325 D
