特許

J-GLOBAL ID：200903013682464461

命令発行速度を加速するプロセッサ・コントローラ

発明者： ランカスター,ジョン,チャールズ
出願人/特許権者： アスペックス・テクノロジー・リミテッド
代理人 (1件)： 北村 修一郎
公報種別：公表公報
出願番号（国際出願番号）：特願平10-550125
公開番号（公開出願番号）：特表2001-525966
出願日： 1998年05月21日
公開日（公表日）： 2001年12月11日
要約：

【要約】データ・プロセッサ・コントローラは、データ・プロセッサ命令を第1速度で生成する第1プロセッサ(501;901)と、前記データ・プロセッサ命令を前記第1速度で受けて、これらの命令を逓倍し、その逓倍された命令を、前記第1速度よりも実質的に早い第2速度でデータ・プロセッサ(505;905)に転送する命令逓倍(multiplying)回路(503;903)とを有する。前記第1プロセッサは、複合化されたデータ・プロセッサ命令ストリームを出力し、前記逓倍回路(503;903)は、これらの複合化された命令を、非複合化フォーマットの個々の命令の単一ストリームに分離する。逓倍化は、個々のデータ・プロセッサ命令とブロックのデータ・プロセッサ命令との両方を繰り返すことによって効果的に達成される。前記第1プロセッサ(501;901)と前記データ・プロセッサ(505;905)との間の有効バンド幅は、前記第1プロセッサ(501;901)と前記データ・プロセッサ(505;905)間で利用可能な異なるサイズのデータ経路を利用する前記逓倍回路(503;903)によって逓倍される。

請求項（抜粋）：

データ・プロセッサ・コントローラであって、第1速度でデータ・プロセッサ命令を生成する命令生成手段と、前記第1速度で前記データ・プロセッサ命令を受取り、これらの命令を逓倍し、その逓倍された命令を、前記第1速度よりも実質的に早い第2速度で前記データ・プロセッサに転送するように構成された命令加速手段とを有する。