特許

J-GLOBAL ID：200903013683809152

半導体装置の製造方法

発明者： 竹内 信善
出願人/特許権者： 日本鋼管株式会社
代理人 (1件)： 長谷川 和音
公報種別：公開公報
出願番号（国際出願番号）：特願平8-027597
公開番号（公開出願番号）：特開平9-223796
出願日： 1996年02月15日
公開日（公表日）： 1997年08月26日
要約：

【要約】【課題】 ゲート電極の線幅のバラツキを防止し、チャンネル長が実質的に均一な半導体装置を得ることが可能な半導体装置の製造方法を提供する。【解決手段】 シリコン基板11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上にポリシリコン膜を形成する。その後、ポリシリコン膜をパターニングする。パターニング後のポリシリコン膜22の表面上にシリコン膜41を形成し、シリコン膜に対してCF4 及びO2 を化学種としたエッチングを施すことにより、ポリシリコン膜22を構成するシリコン結晶31の間の凹部32に起因するシリコン膜41の凹凸を平坦化する。その後、シリコン基板11にイオン注入してソース領域およびドレイン領域を形成する。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にポリシリコン膜を形成する工程、前記ポリシリコン膜をパターニングする工程、パターニング後の前記ポリシリコン膜の表面上にシリコン膜を形成する工程、前記シリコン膜に対してエッチングを施すことにより、前記ポリシリコン膜を構成するシリコン結晶の間の凹部に起因する前記シリコン膜の凹凸を平坦化する工程、および、前記ゲート電極をマスクとして前記半導体基板に対して不純物をイオン注入して前記半導体基板にソース領域およびドレイン領域を形成する工程を具備することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/3065

FI (3件)：

H01L 29/78 301 P ,  H01L 21/302 L ,  H01L 29/78 301 G