特許
J-GLOBAL ID：200903013725239556
半導体集積回路の故障診断装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-330681
公開番号（公開出願番号）：特開2000-155156
出願日： 1998年11月20日
公開日（公表日）： 2000年06月06日
要約：
【要約】【課題】 ネットリスト上の被疑故障箇所抽出が比較的短時間で簡便に行える半導体集積回路の故障診断装置を提供する。【解決手段】 テストパターン生成と同時に、故障検出時刻、外部ピンと検出故障箇所の対応表を生成しておき、テスターのデータログから取り出した情報と前記対応表の内容を照合し、フェイル箇所で検出された可能性のある故障を抽出する対応表検索装置、現在候補となっている被疑故障の情報を記憶しておく被疑故障記憶装置、絞り込みを終了するための最大被疑故障個数を指定するための終了条件入力装置、あるパターンが与えられた時に正常状態および仮定された1つまたはそれ以上の故障状態について計算機上で動作をシミュレートし回路の出力で検出される故障を求める故障シミュレーション装置を用いて、複数の被疑故障集合の論理演算を行う。
請求項（抜粋）：
半導体集積回路の検査結果とシミュレーション期待値との不一致結果から前記半導体集積回路の故障箇所を推定する故障診断装置であって、前記半導体集積回路をテスターで検査した結果、前記半導体集積回路の出力信号が前記検査で使用したのと同一のテストパターンで故障の存在しないときの期待値と一致しなかったフェイル箇所を記憶するフェイル箇所記憶手段と、前記テストパターンを用いて前記半導体集積回路中の対象とする故障を検出できるか否かを調べる故障シミュレーションを実行して前記半導体集積回路中の故障箇所とそれぞれの故障が最初に検出される時刻及び外部ピンとの対応表を生成する対応表生成手段と、前記対応表を記憶しておく対応表記憶手段と、前記フェイル箇所と前記対応表の内容とを照合し、前記対応表中の該当する全ての故障を初期被疑故障として抽出する対応表検索手段と、前記初期被疑故障の情報を記憶する初期被疑故障記憶手段と、前記初期被疑故障を対象として、前記テストパターンを与え、前記フェイル箇所のみに期待値を設定して、故障シミュレーションを行って被疑故障を絞り込みし、多くのフェイル箇所に影響を与えた故障を最終被疑故障として出力する故障箇所絞り込み手段と、前記故障箇所絞り込み手段による診断結果である最終被疑故障を表示する最終被疑故障表示手段とを備えていることを特徴とする半導体集積回路の故障診断装置。
IPC (4件)：
G01R 31/28
, G06F 11/22 310
, G06F 11/22 330
, G06F 17/50
G01R 31/28 F
, G06F 11/22 310 B
, G06F 11/22 330 B
, G06F 15/60 670 D
2G032AA01
, 2G032AB01
, 2G032AC03
, 2G032AC04
, 2G032AC08
, 2G032AD05
, 2G032AD06
, 2G032AG02
, 2G032AG03
, 2G032AG10
, 2G032AK01
, 2G032AL18
, 5B046AA08
, 5B046BA09
, 5B046JA04
, 5B048AA20
, 5B048CC02
, 5B048DD05
, 5B048DD09
, 5B048DD11
, 5B048DD16
