特許
J-GLOBAL ID：200903013728039159
線形化されたマルチビットデジタル/アナログ変換器およびマルチビットデルタシグマアナログ/デジタル変換器におけるその適用
発明者：
出願人/特許権者：
代理人 (1件)：
矢野 敏雄 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-558611
公開番号（公開出願番号）：特表2002-520898
出願日： 1999年07月01日
公開日（公表日）： 2002年07月09日
要約：
【要約】本発明は、マルチビットデジタル/アナログ変換器に関しており、この変換器は、M個のデルタシグマ変調器と1つのソーティング論理回路を有し、該ソーティング論理回路は、変換器の入力信号に依存した数のDA素子のうち最大の出力信号を有する量子化器に属するDA素子が選択されかつ前記変調器がネガティブフィードバックされるように構成されている。本発明によれば、オーバーサンプリングとDA素子の交互の対応付けによって、線形性に対するDA素子の悪影響が比較的僅かなコストで除かれる。
請求項（抜粋）：
入力側(IN)が1/Mの分周回路(T)を介してM個の加算器(S1.........S7)の入力側と接続されている、マルチビットデジタル/アナログ変換器(DAC)において、 各加算器の出力側がそれぞれのループフィルタ(SF1.........SF7)を介して各量子化器(Q1.........Q7)の入力側に接続されており、 ソーティング論理回路(SL)が設けられており、前記ソーティング論理回路(SL)の入力側は前記各量子化器の出力側に接続され、前記ソーティング論理回路(SL)の出力側は各DA素子(DA1.........DA7)に接続され、前記ソーティング論理回路の制御入力側(ST)はマルチビットデジタル/アナログ変換器の入力側(IN)に接続されており、さらに前記ソーティング論理回路の各出力信号(s1.........s7)は、前記各加算器のそれぞれの入力側にネガティブフィードバックされており、 出力加算器(DAS)が設けられており、該出力加算器の入力側は各DA素子の出力側に接続され、出力側からはアナログの出力信号(da(k))が送出されるように構成されていることを特徴とするマルチビットデジタル/アナログ変換器。
IPC (2件)：
FI (2件)：
Fターム (15件)：
5J022AB01
, 5J022BA00
, 5J022CA07
, 5J022CB06
, 5J022CD04
, 5J022CF03
, 5J064AA00
, 5J064BA03
, 5J064BC03
, 5J064BC06
, 5J064BC07
, 5J064BC08
, 5J064BC10
, 5J064BC11
, 5J064BC16
