特許
J-GLOBAL ID:200903013733392762
フラッシュメモリを混載するマイクロコンピュータおよびそのデバッグ方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願平10-179460
公開番号(公開出願番号):特開2000-010872
出願日: 1998年06月26日
公開日(公表日): 2000年01月14日
要約:
【要約】【課題】 フラッシュメモリを混載するマイクロコンピュータにおいて、フラッシュメモリの長寿命化とマイクロコンピュータの信頼性の向上を可能とすることを目的とする。【解決手段】 外部装置5から動作モードを指定し、第2メモリ部110に被デバッグプログラムをダウンロードし、CPU30により第2メモリ部110が記憶する被デバッグプログラムを試実行し、試実行結果に基づいて、外部装置5において被デバッグプログラムを修正し、デバッグ完了後外部装置5より動作モードを指定し、デバッグを行った第2メモリ部110の被デバッグプログラムをフラッシュメモリ部100に書き込む。これにより、デバッグ中は第2メモリ部110を使用し、デバッグ完了後フラッシュメモリ部100へ書き込みを行うことにより、最小限の書き込み回数とすることができ、フラッシュメモリ部100を長寿命化できる。
請求項(抜粋):
CPUと、フラッシュメモリ部と、前記CPUによる読出しが前記フラッシュメモリ部との間で選択的に行われる第2メモリ部と、外部から前記第2メモリ部へデータをダウンロードする第2メモリ部ダウンロード手段と、前記第2メモリ部が記憶するデータを前記フラッシュメモリへ転送する転送手段と、外部から動作モードが指定される制御手段とを備え、前記制御手段は、外部から第1動作モードが指定されると、外部から与えられたアドレスに基づいて外部から与えられたデータを前記第2メモリ部へダウンロードするように前記第2メモリ部ダウンロード手段を制御し、外部から第2動作モードが指定されると、前記第2メモリ部が記憶するデータを前記フラッシュメモリ部へ転送するように転送手段を制御すること、を特徴とするフラッシュメモリを混載するマイクロコンピュータ。
IPC (2件):
G06F 12/16 330
, G06F 11/22 340
FI (2件):
G06F 12/16 330 A
, G06F 11/22 340 A
Fターム (9件):
5B018GA02
, 5B018GA06
, 5B018HA04
, 5B018HA14
, 5B018KA03
, 5B018NA06
, 5B018NA08
, 5B048AA11
, 5B048AA19
前のページに戻る