特許

J-GLOBAL ID：200903013741095556

半導体装置の製造方法

発明者： 光嶋 猛
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-284731
公開番号（公開出願番号）：特開2002-093741
出願日： 2000年09月20日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】 光学定数を最適値に合わせこんだ反射防止膜を用いて、かつ、充分の絶縁マージンを確保することのできるゲート電極及びセルフアラインコンタクト形成方法を提供する。【解決手段】 プラズマCVD法を用いてゲート電極形成用の導電層上に酸化窒化膜からなる反射防止膜27aを形成する。その後、酸素プラズマにさらし、上記酸化窒化膜の表面のN-H結合を酸素で終端する。また、ゲート電極を形成するためのエッチング工程時には反射防止膜がそのまま残るようにする。そして、この残っている反射防止膜と層間絶縁膜31とのエッチング選択比を利用してセルフアラインコンタクトを形成するためのエッチング工程を行う。

請求項（抜粋）：

ゲート絶縁膜が形成された基板上にポリシリコン膜と金属膜とを順次堆積する工程と、前記金属膜上に反射防止膜としても機能するシリコン酸化窒化膜をプラズマCVD法により形成する工程と、前記プラズマCVD法による前記シリコン酸化窒化膜形成後に酸素を含有するガスのプラズマ中にさらし前記シリコン酸化窒化膜の表面のN-H結合を酸素で終端する表面処理を行う工程と、前記シリコン酸化窒化膜にレジスト膜を塗布する工程と、リソグラフィ工程により前記レジスト膜を所望のパターン形状とする工程と、前記シリコン酸化窒化膜をエッチングすることにより前記所望のパターン形状を転写する工程と、前記所望のパターン形状に加工された前記シリコン酸化窒化膜をハードマスクとして前記金属膜及びポリシリコン膜をエッチングして、上部に反射防止膜パターンが積層されているポリメタル構造のゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/28 ,  H01L 21/3205 ,  H01L 21/768 ,  H01L 29/43 ,  H01L 29/78

FI (5件)：

H01L 21/28 L ,  H01L 21/88 Q ,  H01L 21/90 D ,  H01L 29/62 G ,  H01L 29/78 301 G

Fターム (58件)：

4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104CC05 ,  4M104DD02 ,  4M104DD04 ,  4M104DD08 ,  4M104DD19 ,  4M104DD37 ,  4M104DD43 ,  4M104DD55 ,  4M104DD66 ,  4M104DD86 ,  4M104DD89 ,  4M104EE14 ,  4M104EE17 ,  4M104FF13 ,  4M104FF18 ,  4M104GG08 ,  4M104GG13 ,  4M104HH14 ,  5F033HH04 ,  5F033HH15 ,  5F033HH18 ,  5F033HH19 ,  5F033HH33 ,  5F033HH34 ,  5F033MM08 ,  5F033NN40 ,  5F033PP09 ,  5F033PP15 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ90 ,  5F033RR06 ,  5F033RR08 ,  5F033RR15 ,  5F033SS15 ,  5F033TT08 ,  5F033XX15 ,  5F040EC02 ,  5F040EC04 ,  5F040EC07 ,  5F040EH08 ,  5F040EJ07 ,  5F040FA00 ,  5F040FA03 ,  5F040FA07 ,  5F040FC00 ,  5F040FC22