特許

J-GLOBAL ID：200903013783358964

レイテンシ制御回路及び制御方法並びにこれを備える同期式半導体メモリ装置

発明者： 郭 鎭 錫
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2002-006516
公開番号（公開出願番号）：特開2002-230973
出願日： 2002年01月15日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】 高周波動作を可能とするレイテンシ制御回路及び制御方法並びにこれを備える同期式半導体メモリ装置を提供する。【解決手段】 読出し情報信号発生回路41、遅延回路43及びレイテンシ制御信号発生回路45を備える。遅延回路43は、同期式半導体メモリ装置の外部から印加されるシステムクロックに対して所定の位相差だけ遅れる第1クロックに応答し、読出し情報信号発生回路41から出力される読出し情報信号を前記第1クロックの1サイクルだけ遅延させる。レイテンシ制御信号発生回路45は、前記システムクロックに対して所定の位相差だけ先んじる第2クロックに応答し、前記遅延された読出し情報信号を前記第2クロックの第1論理状態区間中にサンプリングし、サンプリングされた信号を遅延させて出力データの発生時点を決定するレイテンシ制御信号を生じる。

請求項（抜粋）：

出力データの発生時点を決定するレイテンシ制御信号を生じる同期式半導体メモリ装置のレイテンシ制御回路において、読出し命令に応答してイネーブルされ、内部終了信号及び中止命令のうちいずれか一つに応答してディセーブルされる読出し情報信号を生じる読出し情報信号発生回路と、前記半導体メモリ装置の外部から印加されるシステムクロックに対して所定の位相差だけ遅れる第1クロックに応答し、前記読出し情報信号を前記第1クロックの1サイクルだけ遅延させる遅延回路と、前記システムクロックに対して所定の位相差だけ先んじる第2クロックに応答し、前記遅延された読出し情報信号を前記第2クロックの第1論理状態区間中にサンプリングし、サンプリングされた信号を遅延させて前記レイテンシ制御信号を生じるレイテンシ制御信号発生回路とを備えることを特徴とする同期式半導体メモリ装置のレイテンシ制御回路。

FI (2件)：

G11C 11/34 354 C ,  G11C 11/34 362 S

Fターム (17件)：

5M024AA44 ,  5M024AA49 ,  5M024BB04 ,  5M024BB27 ,  5M024BB33 ,  5M024DD60 ,  5M024DD77 ,  5M024DD83 ,  5M024DD90 ,  5M024GG01 ,  5M024JJ02 ,  5M024JJ28 ,  5M024JJ34 ,  5M024JJ48 ,  5M024PP01 ,  5M024PP02 ,  5M024PP07