特許

J-GLOBAL ID：200903013817987214

半導体基板およびその製造方法

発明者： 丹 沢 勝二郎 ,  古 川 和 由
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-133294
公開番号（公開出願番号）：特開平6-349939
出願日： 1993年06月03日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 基板に設けた溝部に堆積した多結晶シリコンを平坦化する場合の選択研磨で溝部のエッジ部に対応する酸化膜の部分的な消失を防止し、特性を向上させた半導体基板を得る。【構成】 素子側ウェーハ11表面に分離溝形成部15を形成し、分離溝形成部15内に分離溝16を形成することにより、素子側ウェーハ11の一部に形成されるシリコン島17と分離溝16の間に段差部19を形成し、この上に形成された酸化膜133の上に堆積された多結晶シリコン20を選択研磨により平坦化する場合に研磨力を段差部19に分散して分離溝16とシリコン島17の間のエッジ部において酸化膜133に加わる研磨力を段差部19に分散する。

請求項（抜粋）：

基板表面に基板内部に向う溝が形成されており、この溝の内側面と前記基板表面とが交わる稜線部分に段差が形成されており、前記溝の内面と前記段差部と前記基板表面とが第1の絶縁膜で被われており、前記第1の絶縁膜で被われた前記溝内及び前記段差上に表面がほぼ平坦化された状態に充填物が充填されている、半導体基板。