特許

J-GLOBAL ID：200903013818413297

ゲーテッド・クロック信号生成回路および方法

発明者： 村田 弘幸 ,  三浦 克宏
出願人/特許権者： 株式会社ナムコ
代理人 (1件)： 高田 守 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-167334
公開番号（公開出願番号）：特開2000-357953
出願日： 1999年06月14日
公開日（公表日）： 2000年12月26日
要約：

【要約】【課題】 レイアウト工程を長期化させることなく、かつハザードを発生させないゲーテッド・クロック信号生成回路および方法を提供する。【解決手段】 ゲートの前にDラッチを入れることにより、信号遅延の個別調整を避け、レイアウト工程を長期化させることなく、かつハザードを発生させないゲーテッド・クロック信号生成回路および方法を提供することができる。

請求項（抜粋）：

クロック信号を入力して、集積回路に用いられるゲーテッド・クロック信号の発生を制御するイネーブル信号を出力する制御回路と、前記制御回路から出力されたイネーブル信号と前記クロック信号とを入力してラッチを行なうラッチ回路と、前記ラッチ回路の出力と前記クロック信号とを入力してゲーテッド・クロック信号を出力するゲート回路とを備え、前記クロック信号に基づき、前記ゲート回路でハザードを発生させずにゲーテッド・クロック信号を得ることを特徴とするゲーテッド・クロック信号生成回路。

Fターム (5件)：

5J001BB00 ,  5J001BB05 ,  5J001BB08 ,  5J001CC00 ,  5J001DD09