特許

J-GLOBAL ID：200903013863028027

静電誘導サイリスタ

発明者： 富井 和志
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 松本 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-273244
公開番号（公開出願番号）：特開平6-125075
出願日： 1992年10月12日
公開日（公表日）： 1994年05月06日
要約：

【要約】【目的】 短い逆回復時間を必要とする場合でも回生ダイオードの外付けを必要とせず、本来のサイリスタとしての機能に支障が起こることのない静電誘導サイリスタを提供する。【構成】 この発明の静電誘導サイリスタ1は、カソード領域3とアノード領域4の間には電流通路となる高比抵抗領域5を備え、カソード領域の近傍にはゲート領域7を備えており、半導体基板の一側の表面部分にはカソード領域とは反対導電型の半導体領域8が形成されているとともにカソード電極に接続されており、半導体基板の他側の表面部分にはアノード領域とは反対導電型の半導体領域が形成されているとともにアノード電極に接続されており、かつ、前記アノード領域と高比抵抗領域の境界近傍およびアノード領域と反対導電型の半導体領域9と高比抵抗領域との境界近傍にはキャリア寿命を縮める格子欠陥領域が形成されていることを特徴とする。

請求項（抜粋）：

半導体基板の一側の表面部分にカソード領域を備え、半導体基板の他側の表面部分にアノード領域を備え、前記カソード領域・アノード領域の間には電流通路となる高比抵抗領域を備えていて、前記カソード領域の近傍にはカソード電極とアノード電極の間に流れる電流を制御するゲート領域を備えている静電誘導サイリスタにおいて、前記半導体基板の一側の表面部分にはカソード領域とは反対導電型の半導体領域が形成されていて、この半導体領域はカソード電極に接続されており、前記半導体基板の他側の表面部分にはアノード領域とは反対導電型の半導体領域が形成されていて、この半導体領域はアノード電極に接続されており、かつ、前記アノード領域と高比抵抗領域の境界近傍およびアノード領域と反対導電型の半導体領域と高比抵抗領域との境界近傍にはキャリア寿命を縮める格子欠陥領域が形成されていることを特徴とする静電誘導サイリスタ。