特許
J-GLOBAL ID：200903013898180514
レイアウトパターン作成装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-248615
公開番号（公開出願番号）：特開平5-089202
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 レイアウトパターン設計時にセル間の遅延時間を考慮したレイアウトパターンを得る。【構成】 論理図入力手段1と接続情報抽出手段3と論理図の配線に許容遅延時間を付加する許容遅延時間付加手段7と接続情報からレイアウトパターンの面積を見積り配線の最大遅延時間を求める最大遅延時間調査手段8と許容遅延時間が最大遅延時間と所定の最小遅延時間の間にあることをチェックする許容遅延時間調査手段9と許容遅延時間から許容配線長を求める許容遅延データ作成手段10とこれらの情報に基づいてセルを配置するセル配置手段4とセル間配線手段5とを備えたものである。【効果】 レイアウトパターン設計時の論理機能精度の向上及び、工期短縮が図れる。
請求項（抜粋）：
以下の要素を有する集積回路等のレイアウトパターン作成装置(a)集積回路等の論理図を入力する論理図入力手段、(b)前記論理図内の配線に対応して許容遅延時間を付加する許容遅延時間付加手段、(c)前記論理図から所定の接続情報を抽出する接続情報抽出手段、(d)前記接続情報抽出手段によって抽出された接続情報から、レイアウトパターンの面積を見積り、そのレイアウトパターン内の配線による最大遅延時間を調べる最大遅延時間調査手段、(e)少なくとも、前記論理図に付加された許容遅延時間が、所定の最小遅延時間以上であることと、前記最大遅延時間調査手段で調査した最大遅延時間以下であることのいずれか一方を調べる許容遅延時間調査手段、(f)前記論理図の配線に付加された許容遅延時間から許容配線長を調べ、許容遅延データを作成する許容遅延データ作成手段、(g)前記許容遅延データを用いてセルを配置するセル配置手段、(h)配置されたセル間を前記接続情報抽出手段によって抽出された接続情報に従ってセル間を配線するセル間配線手段。
IPC (4件)：
G06F 15/60 370
, G06F 15/60
, H01L 21/82
, H05K 3/00
