特許
J-GLOBAL ID:200903013902521550
低ミラーキャパシタンスのMOSゲート構造トランジスタ
発明者:
,
出願人/特許権者:
代理人 (2件):
藤村 元彦
, 永岡 重幸
公報種別:公表公報
出願番号(国際出願番号):特願2007-535749
公開番号(公開出願番号):特表2008-516451
出願日: 2005年10月04日
公開日(公表日): 2008年05月15日
要約:
本発明の一実施例においては、トレンチMOSゲート構造のトランジスタはpn接合を形成する第1導電型の第1領域及び第2導電型のウエル領域を含んでいる。該ウエル領域は平坦な底部と該平坦な底部よりも深く伸長した部分とを有している。ゲートトレンチがウエル領域内に伸長している。 チャネル領域がウエル領域内でゲートトレンチの外部側壁に沿って延在している。ゲートトレンチは第1領域内で終わる第1底部、及びウエル領域のより深い部分内で終わる第2底部を有し、よってトランジスタがオン状態のとき、ウエル領域の該深い部分はウエル領域の該深い部分の真上に位置するこれらチャネル領域部分を介して電流が流れるのを防止する。
請求項(抜粋):
トレンチMOSゲート構造のトランジスタであって、
第1導電型の第1領域と、
平坦な底部及び前記平坦な底部よりも深く伸長する部分を有し、前記第1領域とのpn接合を形成する第2導電型のウエル領域と、
前記ウエル領域内に伸長するゲートトレンチと、
前記ゲートトレンチの外部側壁に沿った前記ウエル領域内のチャネル領域と、からなり、前記ゲートトレンチの第1底部は前記第1領域内で終わり前記ゲートトレンチの第2底部は前記ウエル領域の前記深い部分内で終わり、よって前記トランジスタがオン状態のときに前記ウエル領域の前記深い部分は前記ウエル領域の前記深い部分の真上に位置しているこれらチャネル領域部分を介して電流が流れるのを防止することを特徴とするトランジスタ。
IPC (2件):
FI (4件):
H01L29/78 652C
, H01L29/78 652F
, H01L29/78 652T
, H01L29/78 653A
引用特許:
審査官引用 (5件)
-
絶縁ゲート型半導体装置
公報種別:公開公報
出願番号:特願2002-298838
出願人:株式会社東芝
-
半導体装置
公報種別:公開公報
出願番号:特願2003-024284
出願人:株式会社東芝
-
トレンチゲート半導体装置とその製造
公報種別:公表公報
出願番号:特願2006-553752
出願人:コーニンクレッカフィリップスエレクトロニクスエヌヴィ
全件表示
前のページに戻る