特許

J-GLOBAL ID：200903013910336002

半導体メモリ

発明者： 南部 博昭 ,  金谷 一男 ,  山崎 枢 ,  荒川 文彦 ,  楠 武志
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-121944
公開番号（公開出願番号）：特開2000-311491
出願日： 1999年04月28日
公開日（公表日）： 2000年11月07日
要約：

【要約】【課題】センスアンプのオフセットが零となるように制御し、センスアンプを高速化した半導体メモリを提供する。【解決手段】複数のMOSトランジスタを含んで構成したセンスアンプSAが待機状態にある時、第1の制御回路CDECによりセンスアンプの入力信号を零とする。この時のセンスアンプのオフセットにより発生する信号を用いて、第2の制御回路FCにより上記MOSトランジスタのウエル電位を、オフセットが零となるようフィードバック制御する構成とする。【効果】センスアンプの遅延時間を高速化できる。

請求項（抜粋）：

半導体ウエハ上に、格子状に配置したメモリセルと、該メモリセルの情報を読み出すために複数のMOSトランジスタを含んで構成されるセンスアンプとを有する半導体メモリにおいて、センスアンプを構成する前記複数のMOSトランジスタの内、回路接続が対称となっている同一導電型チャネルの複数のMOSトランジスタ対の、少なくとも一つのMOSトランジスタ対を構成する一組のMOSトランジスタの内の一方のウエルを、他のMOSトランジスタのウエルと電気的に分離した構成とし、さらに、センスアンプの入力信号をほぼ零とする第1の制御回路と、センスアンプが待機状態にある時に、第1の制御回路によりセンスアンプの入力信号をほぼ零とした時のセンスアンプのオフセットにより発生する信号を用いて、MOSトランジスタ対の少なくとも一つの電気的に分離したウエルの電位を、センスアンプのオフセットがほぼ零となるように制御する第2の制御回路と、を設けたことを特徴とする半導体メモリ。

Fターム (7件)：

5B015HH01 ,  5B015JJ21 ,  5B015KB12 ,  5B015KB14 ,  5B015KB15 ,  5B015KB22 ,  5B015KB23