特許

J-GLOBAL ID：200903013916471874

メモリ制御装置

発明者： 岩崎 敬一
出願人/特許権者： 株式会社リコー
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-047229
公開番号（公開出願番号）：特開2007-226561
出願日： 2006年02月23日
公開日（公表日）： 2007年09月06日
要約：

【課題】動作クロック周波数が異なる場合でも柔軟に遅延制御を実現することにより、半導体記憶装置に対する書き込み動作を効果的に行うメモリ制御装置を提供すること。【解決手段】半導体記憶装置50にデータを書き込むメモリ制御装置100において、複数のクロック信号を発生するクロック発生回路11と、半導体記憶装置50に与えるストローブ信号を制御するライトストローブ制御回路12と、半導体記憶装置50に与えるデータを一時的に書き込むライトデータバッファ13とを有し、クロック発生回路11は、外部クロックと同期した第1のクロックと、外部クロックを逓倍した第2及び第4のクロックと、第2のクロックと位相が反転した第3のクロックとを発生し、第2のクロックに同期して動作するライトストローブ制御回路12及びライトデータバッファ13は、それぞれ、ストローブ信号を第3のクロックに同期して出力し、データを第4のクロックに同期して出力するメモリ制御装置。【選択図】図2

請求項（抜粋）：

半導体記憶装置にデータを書き込むメモリ制御装置において、 複数のクロック信号を発生するクロック発生回路と、 前記半導体記憶装置に与えるストローブ信号を制御するライトストローブ制御回路と、 前記半導体記憶装置に与えるデータを一時的に書き込むライトデータバッファとを有し、 前記クロック発生回路は、外部クロックと同期した第1のクロックと,前記外部クロックを逓倍した第2のクロックと、前記第2のクロックと位相が反転している第3のクロックと、前記第2のクロックと同期した第4のクロックとを発生し、 前記ライトストローブ制御回路は、前記第2のクロックに同期して動作し、前記ストローブ信号を前記第3のクロックに同期して出力し、 前記ライトデータバッファは、前記第2のクロックに同期して動作し、前記データを前記第4のクロックに同期して出力することを特徴とするメモリ制御装置。

IPC (2件)：

G06F 12/00 ,  G11C 11/407

FI (4件)：

G06F12/00 564A ,  G11C11/34 354C ,  G11C11/34 362S ,  G06F12/00 597D

Fターム (11件)：

5B060CC01 ,  5M024AA36 ,  5M024BB27 ,  5M024BB34 ,  5M024DD83 ,  5M024JJ03 ,  5M024JJ38 ,  5M024KK40 ,  5M024PP01 ,  5M024PP02 ,  5M024PP07

引用特許：

出願人引用 (2件)

• 遅延制御装置
  公報種別：公開公報   出願番号：特願2003-327827   出願人：株式会社リコー
• 米国特許6584037号明細書