特許
J-GLOBAL ID：200903013920138497
仮想接地型フラッシュメモリの消去ベリファイ方法 と仮想接地型フラッシュメモリ
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平5-253013
公開番号（公開出願番号）：特開平7-111091
出願日： 1993年10月08日
公開日（公表日）： 1995年04月25日
要約：
【要約】【目的】 仮想接地型フラッシュメモリにおいて、複数のメモリ素子を同時に消去ベリファイすることで消去ベリファイに必要な時間を短縮する。【構成】 仮想接地型のアレイ構成を有するフラッシュメモリセルアレイMCにおいて、消去ベリファイ時にアレイMC内の一端の列線B5をN型MOSFETMV1を介しセンス回路AMPに接続し、他端の列線B1をN型MOSFETMS1およびMS4を介して接地電位とし、行線W1を選択することで、行線W1に接続されたメモリ素子M11〜M14を介して列線B5から列線B1に流れる電流をセンス回路AMPで検査してメモリ素子M11〜M14を同時に消去ベリファイする。
請求項（抜粋）：
制御ゲートとドレインとソースとを有し、電気的に情報の書込みおよび消去可能な浮遊ゲート電界効果トランジスタがアレイを形成するように行と列に配置され、各行中の浮遊ゲート電界効果トランジスタの制御ゲートに接続される複数の行線と、各列中の浮遊ゲート電界効果トランジスタのドレインまたはソースに接続される複数の列線とを有する仮想接地型フラッシュメモリの消去ベリファイ方法であって、情報の消去を確認する消去ベリファイ時にアレイ内の複数の列線内の一端に位置する列線を読み出し回路に接続し、他端の列線を接地電位に接続し、複数の行線内の1本の行線を選択し、前記選択された行線に接続されソースドレイン電流路が直列接続された複数の浮遊ゲート電界効果トランジスタに流れる電流を検出することにより、複数の浮遊ゲート電界効果トランジスタに対し同時に消去ベリファイを行う、仮想接地型フラッシュメモリの消去ベリファイ方法。
引用特許：
前のページに戻る
