特許
J-GLOBAL ID：200903013929744292
メモリモジュール
発明者：
,
出願人/特許権者：
代理人 (1件)：
雨貝 正彦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-235403
公開番号（公開出願番号）：特開平10-284682
出願日： 1997年08月15日
公開日（公表日）： 1998年10月23日
要約：
【要約】【課題】 複数のメモリチップをモジュール基板上に実装するとともに各配線の遅延時間をほぼ一定にしたメモリモジュールを提供すること。【解決手段】 本発明のメモリモジュール10は、複数のメモリ用ベアチップ1が実装されたモジュール基板2を備える。モジュール基板2の中央付近には長手方向に沿って一列にパッド4が形成され、これらパッド4を挟んで両側に2個ずつメモリ用ベアチップ1が実装されている。モジュール基板2上のボンディングワイヤ5の長さをほぼ等しくし、かつ各ボンディングワイヤ5に接続される配線パターンの長さもほぼ等しくしたため、メモリ用ベアチップ1のパッド3から外部接続端子8までの配線長をほぼ等しくすることができ、パッド3から外部接続端子8までの配線遅延量のばらつきをなくせる。
請求項（抜粋）：
複数の外部接続端子を有し、半導体ウエハから切り出されたメモリチップが複数個実装されたモジュール基板を備え、前記外部接続端子のそれぞれは、前記メモリチップ上のパッドに対応して設けられ、前記外部接続端子のそれぞれから対応する前記パッドまでの配線遅延量がほぼ等しくなるように、前記外部接続端子と前記パッドとを前記モジュール基板上あるいは前記モジュール基板内で配線することを特徴とするメモリモジュール。
IPC (2件)：
H01L 25/00
, H01L 27/10 495
H01L 25/00 A
, H01L 27/10 495
