特許
J-GLOBAL ID：200903013943524190
同期型半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-179699
公開番号（公開出願番号）：特開平11-025672
出願日： 1997年07月04日
公開日（公表日）： 1999年01月29日
要約：
【要約】【課題】 複数の製品スペックの各々に対して十分な動作マージンを得ることが可能な同期型半導体記憶装置を提供する。【解決手段】 外部コマンド信号CMDを遅延させるための直列接続された複数の遅延回路63,1を設け、それらの出力信号CMD1,CMD2のうちのいずれかの信号を、ラッチ回路67の前段で外部クロック信号CLKに同期して開閉するトランスファゲート65に与える。外部コマンド信号CMDがトランスファゲート65に到達するタイミングを製品スペックに応じて変えることができる。
請求項（抜粋）：
外部クロック信号に同期してデータの読書きを行なう内部回路を備えた同期型半導体記憶装置であって、外部信号が初段に入力され、それぞれが前段の出力信号を所定の時間だけ遅延させて後段に出力する直列接続された複数の遅延回路、前記複数の遅延回路の出力信号のうちのいずれかの信号を選択するための選択手段、前記複数の遅延回路の出力信号を受け、前記選択手段で選択された信号のみを通過させるゲート手段、および前記外部クロック信号に同期して、前記ゲート手段を通過した信号をラッチして前記内部回路に与えるラッチ回路を備える、同期型半導体記憶装置。
FI (2件)：
G11C 11/34 354 C
, G11C 11/34 362 S
