特許
J-GLOBAL ID：200903013961322839
半導体集積回路装置の製造装置及び半導体集積回路装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (13件)：
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 米田 圭啓
, 関 啓
, 杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2005-143714
公開番号（公開出願番号）：特開2006-324298
出願日： 2005年05月17日
公開日（公表日）： 2006年11月30日
要約：
【課題】高い信頼性を有する半導体集積回路装置を実現することが可能な半導体集積回路装置の製造装置及び半導体集積回路装置の製造方法を提供する。【解決手段】外部接続端子2を有する第1の半導体装置1A及び第2の半導体装置1Bが、外部接続端子2にマウントされた半田ボール3を介して積層されてなる半導体集積回路装置の製造装置であって、下端が冶具4の主面上に取り付けられた可動式ピン5と、冶具4上に設けられ、可動式ピン5を内部に貫通させて固定するスペーサー6、7,8とスペーサーを固定する止具9とを備え、可動式ピン5は、半導体基板1bのサイズに応じて、下端が冶具4の主面に対して平行方向に動作可能であると共に、下端を中心とする円周方向に動作可能であり、且つ第1乃至第5のスペーサー(6a、7a、8、7b、及び6b)は、半導体基板1bのサイズに応じた形状を有している。【選択図】図1
請求項（抜粋）：
外部接続端子を有する半導体基板上にICチップが実装されてなる第1の半導体装置及び第2の半導体装置が、前記外部接続端子にマウントされた半田ボールを介して積層されてなる半導体集積回路装置の製造装置であって、
下端が冶具の主面上に取り付けられた可動式ピンと、
前記冶具上に設けられ、前記可動式ピンを内部に貫通させて固定する第1のスペーサーと、
前記第1のスペーサー上に設けられ、前記第1の半導体装置を所定の位置に固定し、且つ前記可動式ピンを内部に貫通させて固定する第2のスペーサーと、
前記第2のスペーサー上に設けられ、前記第1の半導体装置と前記第2の半導体装置との間隔を一定に固定し、且つ前記可動式ピンを内部に貫通させて固定する第3のスペーサーと、
前記第3のスペーサー上に設けられ、前記第2の半導体装置を所定の位置に固定し、且つ前記可動式ピンを内部に貫通させて固定する第4のスペーサーと、
前記第4のスペーサー上に設けられ、前記可動式ピンを内部に貫通させて固定する第5のスペーサーと、
前記第5のスペーサー上に設けられ、前記第1乃至前記第5のスペーサーを固定する止具とを備え、
前記可動式ピンは、前記半導体基板のサイズに応じて、前記下端が前記冶具の前記主面に対して平行方向に動作可能であると共に、前記下端を中心とする円周方向に動作可能であり、且つ
前記第1乃至前記第5のスペーサーは、前記半導体基板のサイズに応じた形状を有していることを特徴とする半導体集積回路装置の製造装置。
IPC (3件)：
H01L 25/18
, H01L 25/07
, H01L 25/065
