特許
J-GLOBAL ID：200903013963444818

シリアル通信制御システム及びそのシリアル通信制御方法

発明者：
小林 和幸

小林 和幸 について


出願人/特許権者：
日本電気データ機器株式会社

日本電気データ機器株式会社 について


代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-122241
公開番号（公開出願番号）：特開2000-316036
出願日： 1999年04月28日
公開日（公表日）： 2000年11月14日
要約：
【要約】【課題】 シリアルデータの送受信時の、CPU処理を軽減することにより、システム性能を向上させるシリアル通信制御システム及びそのシリアル通信制御方法を提供する。【解決手段】 本発明のパラレル・シリアル変換ポ-ト14は、CPU13がターゲット12に対して送信したいデータを一時格納する送信バッファ21、送信バッファからの情報により転送量を検索する送信数検索部22、送信データをパラレルデータからシリアルデータに変換してターゲット12に送出するシリアル変換部25、ターゲット12から送信されるシリアルデータを受信してパラレルデータに変換するパラレル変換部26、パラレル変換部からのデータを一時格納する受信バッファ24、受信バッファ24からの情報により受信量を検索する受信数検索部23、シリアル通信の制御を行う通信制御部27から構成される。
請求項（抜粋）：
CPUとパラレル・シリアル変換ポートとから構成されるシリアル通信制御システムであって、前記CPUは、前記シリアル通信制御システムの制御を統括する手段を有し、前記パラレル・シリアル変換ポートは、前記シリアル通信制御システムとターゲットとのシリアル・データによる通信を実行する手段を有し、前記CPUと前記パラレル・シリアル変換ポ-トとの間のデータ転送をするパラレルバスと、前記パラレル・シリアル変換ポ-トと前記ターゲットとの間のデータ転送をするシリアルバスと、前記パラレル・シリアル変換ポ-トから前記CPUに対して、通信終了を通知する割り込み信号の信号線とを備えたシリアル通信制御システム。
IPC (4件)：
H04L 29/10 ,  G06F 13/00 353 ,  H03M 9/00 ,  H04L 13/10
FI (4件)：
H04L 13/00 309 C ,  G06F 13/00 353 J ,  H03M 9/00 B ,  H04L 13/10
Fターム (20件)：
5B089GA04 ,  5B089KA06 ,  5B089KC06 ,  5B089KC44 ,  5B089KD01 ,  5B089KE03 ,  5B089KE08 ,  5B089KG10 ,  5B089KH00 ,  5K034AA07 ,  5K034DD01 ,  5K034FF01 ,  5K034GG02 ,  5K034HH01 ,  5K034HH05 ,  5K034HH50 ,  5K034KK04 ,  5K034NN24 ,  5K034PP01 ,  5K034PP02
引用特許：
出願人引用 (2件)
  • 特開昭63-202161
  • 画像処理装置及び方法
    公報種別：公開公報   出願番号：特願平9-245321   出願人：キヤノン株式会社
審査官引用 (2件)
  • 特開昭63-202161
  • 画像処理装置及び方法
    公報種別：公開公報   出願番号：特願平9-245321   出願人：キヤノン株式会社

前のページに戻る

TOP

BOTTOM