特許
J-GLOBAL ID：200903013974572486
薄膜トランジスタの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-226278
公開番号（公開出願番号）：特開平6-077249
出願日： 1992年08月25日
公開日（公表日）： 1994年03月18日
要約：
【要約】【目的】 半導体膜の表面ダメ-ジのない、ゲ-ト電極とオ-ミック層との重なり容量の少ない、かつ、薄膜の大面積化を可能にしたコプレ-ナ形TFTの製造方法を提供する。【構成】 この発明では、基板50上に半導体膜パタ-ン52を形成し、この半導体膜パタ-ンを含む基板全面をゲ-ト絶縁膜形成用薄膜54およびゲ-ト電極形成用薄膜56で順次覆った後、これら薄膜に半導体膜パタ-ンのオ-ミック層形成予定領域60を露出するための窓59を2個形成する。続いて、2個の窓を介してオ-ミック層形成予定領域にプラズマド-ピングによって所定の不純物を導入する。次に、ゲ-ト電極形成用薄膜を部分的に除去してゲ-ト電極用薄膜62を残存形成するTFTの製造方法。
請求項（抜粋）：
基板上に半導体膜パタ-ンを形成する工程と、前記半導体膜パタ-ンを含む基板全面をゲ-ト絶縁膜形成用薄膜およびゲ-ト電極形成用薄膜で順次覆った後、これら薄膜に前記半導体膜パタ-ンのオ-ミック層形成予定領域を露出するための窓を2個形成する工程と、前記オ-ミック層形成予定領域にプラズマド-ピングによって所定不純物を導入する工程と、前記ゲ-ト電極形成用薄膜を部分的に除去してゲ-ト電極用薄膜を残存形成する工程とを含むことを特徴とする薄膜トランジスタの製造方法。
IPC (4件)：
H01L 21/336
, H01L 29/784
, G02F 1/136 500
, H01L 21/265
H01L 29/78 311 P
, H01L 21/265 F
