プロセッサ

発明者：
出願人/特許権者：
代理人 (1件)：三好秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-298526
公開番号（公開出願番号）：特開平6-149723
出願日： 1992年11月09日
公開日（公表日）： 1994年05月31日
要約：

【要約】 (修正有)【目的】外部にデータ幅の異なるメモリを接続した場合に、データ幅の調整が可能となり、かつ動作マージンの減少を回避して、高速動作を達成し得るプロセッサを提供する。【構成】この発明は、命令フェッチ要求とデータアクセス要求により命令を実行処理するMPUコア部2と、外部データバス6と、内部データバス8と、命令フェッチ時における外部データバスのバス幅を指定する第1のバス幅指定情報と、データアクセス時における外部データバスのバス幅を指定する第2のバス幅指定情報を保持するレジスタ3と、外部と内部バスとの接続を切換えるバス切換え回路5と、第1のバス幅指定情報に基づいてMPUコア部2の命令フェッチ要求により外部データバス6のバス幅を指定し、第2のバス幅指定情報に基づいてMPUコア部2のデータアクセス要求により外部データバス6のバス幅を指定し、バス切換え回路5を制御するバスステート制御回路4とから構成される。

請求項（抜粋）：

命令フェッチ要求により外部メモリから命令をフェッチし、データアクセス要求により外部メモリとの間でデータの転送を行い、フェッチした命令を実行処理するプロセッサコア部と、プロセッサと外部メモリとの間で転送される情報の転送路となる外部データバスと、前記プロセッサコア部に入出力される情報の転送路となる内部データバスと、命令フェッチのバスサイクル時における前記外部データバスのバス幅を指定する第1のバス幅指定情報と、データアクセスのバスサイクル時における前記外部データバスのバス幅を指定する第2のバス幅指定情報を保持する記憶手段と、バイサイクル時に使用可能となるバス幅の前記外部データバスと前記内部データバスとの接続を切換えて、情報転送経路を形成するバス切換え手段と、前記記憶手段に保持された第1のバス幅指定情報に基づいて、前記プロセッサコア部の命令フェッチ要求により前記外部データバスのバス幅を指定し、前記記憶手段に保持された第2のバス幅指定情報に基づいて、前記プロセッサコア部のデータアクセス要求により前記外部データバスのバス幅を指定し、それぞれ指定されたバス幅で情報の転送が行われるように、前記バス切換え手段の切換え動作を制御するバス幅切換え制御手段とを有することを特徴とするプロセッサ。

IPC (2件)：

G06F 13/16 520 , G06F 13/36 320

引用特許：

出願人引用 (5件)

特開平4-162159
特開平1-302443
特開昭61-139866

全件表示

審査官引用 (6件)

特開平4-162159
特開平4-162159
特開平1-302443

全件表示

前のページに戻る