特許
J-GLOBAL ID：200903014004471713
コスト解析に基づいてループの自動並列化処理を行う情報処理装置
発明者：
出願人/特許権者：
代理人 (3件)：
長澤 俊一郎
, 山谷 晧榮
, 小笠原 吉義
公報種別：公開公報
出願番号（国際出願番号）：特願2003-106370
公開番号（公開出願番号）：特開2004-310651
出願日： 2003年04月10日
公開日（公表日）： 2004年11月04日
要約：
【課題】逐次プログラムに対して動的にコスト計算を行い、演算コストと通信コストを考慮しつつ、自動的に逐次プログラムの並列化を可能とすること。【解決手段】逐次プログラムの実行中に、ループに入ったことをループ解析装置3が検出し、通信コストと演算コストを計算し、並列実行が可能なループを発見する。コードコンバータ4は、並列実行が可能なループを並列化し、並列化したコードを生成してサブメモリ5に書き込む。上記ループを再びアクセスしたことがループ検出装置6で検出されると、メモリコントローラ7はサブメモリ5からコードを読み出すように各ノードのプロセッサ1に通知し、また、セレクタ8に信号を送ってサブメモリ5をアクセスさせる。並列コードの実行が終了したら、メモリコントローラ7が再びセレクタ8に信号を送り、メインメモリ2にある通常の逐次コードにアクセスを切り替えて処理を続行する。【選択図】 図1
請求項（抜粋）：
自動並列化処理を行う分散マルチプロセッサシステムにおける情報処理装置であって、
ある逐次プログラムの実行中に、通信コストと演算コストを計算し、並列実行が可能なループを発見する手段と、
上記並列実行が可能なループを並列化し、並列化したコードを生成する手段と、
並列化したコードを書き込む記憶領域と、
上記のループを再びアクセスしたことを検出する手段と、
2回目以降のアクセスに対しては、上記並列化したコードをアクセスする手段とを備えたことを特徴とする情報処理装置。
IPC (1件)：
FI (1件)：
Fターム (1件)：
前のページに戻る
