特許

J-GLOBAL ID：200903014019090260

半導体記憶装置

発明者： 七宮 敬朋
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-043302
公開番号（公開出願番号）：特開平9-237500
出願日： 1996年02月29日
公開日（公表日）： 1997年09月09日
要約：

【要約】【課題】 ワード線等の不良解析を容易にした半導体記憶装置を提供する。【解決手段】 アドレスバッファ2、デコーダ3、メモリセルアレイ1、カラムセレクタ4、センスアンプ5及び出力回路6を有するマスクROMにおいて、センスアンプ5及び出力回路6を非活性に保ったスタンバイ状態でアドレスバッファを活性化するテストモード信号Nb(=“H”)を出力して、アドレスバッファ2を活性化してデコーダ3を動作させるテストモードとするモード切替え回路8を備えた。モード切替え回路8は、アドレス端子から入力される切替えコードデータを検出する検出回路81と、その検出出力データを保持するデータ保持回路82と、保持データが所定配列になったことを判定してテストモード信号を出力するテストモード判定回路83とから構成される。

請求項（抜粋）：

アドレス信号を取り込むアドレスバッファ、このアドレスバッファにより取り込まれたアドレス信号をデコードするデコーダ、このデコーダの出力により選択駆動されるメモリセルアレイ、このメモリセルアレイの選択されたデータを読み出すセンスアンプ及び出力回路を有する半導体記憶装置において、前記センスアンプ及び出力回路を非活性に保ったスタンバイ状態で前記アドレスバッファを活性化して前記デコーダを動作させるテストモードに切替えるモード切替え手段を備えたことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 29/00 303 ,  G11C 29/00

FI (2件)：

G11C 29/00 303 G ,  G11C 29/00 303 A