特許

J-GLOBAL ID：200903014028303650

半導体集積回路装置及びその形成方法

発明者： 森 ちえみ ,  藤田 絵理 ,  星野 裕 ,  佐藤 和重 ,  高橋 正人 ,  井澤 龍一 ,  吉住 圭一 ,  鈴木 範夫 ,  神田 隆行 ,  倉本 勇 ,  吉田 安子 ,  橋場 総一郎 ,  松木 弘 ,  有賀 成一 ,  池田 修二
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平4-107070
公開番号（公開出願番号）：特開平5-299609
出願日： 1992年04月24日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 SOI構造を採用するMISFETQpを有する半導体集積回路装置(SRAM)において、前記MISFETQpのゲート絶縁膜24の損傷や破壊を防止し、しかもMISFETQpのON/OFF電流比を向上する。【構成】 SOI構造を採用するMISFETQpを有する半導体集積回路装置(SRAM)において、前記MISFETQpのゲート絶縁膜24をプラズマCVD法で堆積した窒化珪素膜24Cを主体に構成する。

請求項（抜粋）：

多結晶珪素膜若しくは非晶質珪素膜で形成されるチャネル形成領域又はゲート電極の表面上にゲート絶縁膜を介在しゲート電極又は多結晶珪素膜若しくは非晶質珪素膜で形成されるチャネル形成領域が構成されるMISFETを有する半導体集積回路装置において、前記MISFETのチャネル形成領域とゲート電極との間のゲート絶縁膜が窒化珪素膜と酸化珪素膜とを重ね合わせた積層で構成される。

IPC (2件)：

H01L 27/11 ,  H01L 29/784

FI (2件)：

H01L 27/10 381 ,  H01L 29/78 311 C