特許
J-GLOBAL ID:200903014045070537

調整可能な時間応答を有するディジタル・アナログ変換インタフェース回路

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外3名)
公報種別:公表公報
出願番号(国際出願番号):特願2001-566252
公開番号(公開出願番号):特表2003-526979
出願日: 2001年03月02日
公開日(公表日): 2003年09月09日
要約:
【要約】ディジタル信号をアナログ信号に変換するためのインタフェース回路。インタフェース回路は時間応答調整回路、変調器、及びフィルタを含む。時間応答調整回路はディジタル信号を受信し、調整された信号を生成する。その変調器は時間応答調整回路に接続され、調整された信号を受信し、変調器信号を生成する。そのフィルタは変調器に接続され、変調器信号を受信し、アナログ信号を生成する。アナログ信号は時間応答調整回路によって修正される時間応答を有する。実施例において、時間応答調整回路は利得要素、遅延要素、及び加算器を含む。利得要素はディジタル信号を受信し、スケーリング係数によってスケーリングする。遅延要素はディジタル信号を受信し、時間遅延器により遅延させる。加算器は利得要素に接続され、遅延要素は調整された信号を生成するために利得要素からのスケーリングされた信号及び遅延要素からの遅延信号を合計する。
請求項(抜粋):
ディジタル信号を受信し、調整された信号を生成する時間応答調整回路; 調整された信号を受信し、変調器信号を生成するために時間応答調整回路に接続された変調器;及び 変調器信号を受信し、アナログ信号を生成するために変調器に接続されたフィルタを含み、 アナログ信号が時間応答調整回路によって修正される時間応答を有するインタフェース回路。
Fターム (10件):
5J064AA03 ,  5J064BA03 ,  5J064BC04 ,  5J064BC06 ,  5J064BC07 ,  5J064BC08 ,  5J064BC10 ,  5J064BC11 ,  5J064BC17 ,  5J064BD02
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る