特許

J-GLOBAL ID：200903014046260623

半導体装置の製造方法

発明者： 新居 圭太
出願人/特許権者： ローム株式会社
代理人 (1件)： 古谷 栄男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-237882
公開番号（公開出願番号）：特開平5-074669
出願日： 1991年09月18日
公開日（公表日）： 1993年03月26日
要約：

【要約】 (修正有)【目的】 シリコン基板2上に、結晶性に優れた薄膜炭化シリコン層を形成し、該薄膜炭化シリコン層に素子を形成した半導体装置を得ることを目的とする。【構成】 半導体基板2上にシリコン酸化層4を形成する。次に、このシリコン酸化層4に開口14を設ける。開口14から前記絶縁膜を覆うまで炭化シリコン結晶層16が成長する。次に、炭化シリコン結晶層16の全面にSOGを塗布し、異方性エッチングすることにより、薄膜炭化シリコン層を得る。該薄膜炭化シリコン層に、素子を形成する。【効果】 横成長した炭化シリコン結晶層は均一な面方位を有するから、横成長した炭化シリコン結晶層に素子を形成することにより電気特性に優れた半導体装置を提供することができる。

請求項（抜粋）：

シリコン基板の上に高融点材料を用いた絶縁層を形成する絶縁層形成ステップ、前記絶縁層に結晶成長用の開口を設ける開口形成ステップ、前記絶縁層をマスクとして、前記開口から前記絶縁層を覆うまで炭化シリコン結晶層を成長させる結晶成長ステップ、前記炭化シリコン結晶層の全表面にエッチングを施すことにより薄膜炭化シリコン層を成形するステップ、前記薄膜炭化シリコン層に半導体素子を形成する素子形成ステップ、を備えたことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/02 ,  C01B 31/36 ,  C30B 25/04 ,  H01L 21/28 ,  H01L 21/306 ,  H01L 21/316