特許

J-GLOBAL ID：200903014064910260

複数広域入力機能のためのプログラム式専用FPGA機能ブロックを備えたFPGAアーキテクチャ

発明者： シナン・キヤプタノグリユー
出願人/特許権者： アクテル・コーポレイシヨン
代理人 (1件)： 川口 義雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-287346
公開番号（公開出願番号）：特開平7-273638
出願日： 1994年10月27日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】 マルチビット出力機能ブロックの機能を性能が拡散された形で、少ない面積でもたらすFPGAを提供する。【構成】 各々が加算器、減算器、振幅比較器、一致比較器、アップ/ダウン・カウンタ、レジスタ、複数ビットAND、および同等な装置の機能を果たすことのできる複数個のプログラム式複数ビット出力機能ブロック・モジュールが、FPGAチップ上の所定の位置に配置される。機能ブロックの数はチップ上のFPGAモジュールの数よりもはるかに少ない。機能ブロックの各々は複数個の入力および出力を有しており、これら入力および出力の各々は隣接するプログラム式相互接続資源に接続可能である。機能ブロック間の通信はFPGAチップ上で利用可能な標準的なプログラム式資源によって行われる。

請求項（抜粋）：

汎用相互接続構造と、各々がI個の入力とJ個の出力を含んでいる複数個のFPGA論理モジュールと、各々がK個の入力とL個の出力を含んでおり、K>IおよびL>Jである複数個の機能ブロック・モジュールとを備えている集積回路上に配置されたユーザ・プログラム式FPGAアーキテクチャ。