半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-260355
公開番号（公開出願番号）：特開平8-125034
出願日： 1994年10月25日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】ソフトエラーフリーで、かつ高集積度のDRAMを安定して動作させる。【構成】 DRAMをSOI基板上に形成する。DRAMのセンスアンプ20、プリチャージ回路23、ビット線選択回路26A,26B、メモリセル27、ダミーセル28およびコラム選択回路29におけるトランジスタQn1,Qn2,Qp1,Qp2,Qpc,Qe,Qb,Qd,Qm,Qioのボディ領域を電気的に固定した。

請求項（抜粋）：

複数のNおよびPチャネルMOS半導体素子を含む半導体記憶装置であって、前記複数のNおよびPチャネルMOS半導体素子はSOI基板上に形成され、前記複数のNおよびPチャネルMOS半導体素子の各々は、ソース領域と、ドレイン領域と、そのソース領域およびドレイン領域間に位置するボディ領域とを有し、前記複数のNチャネルMOS半導体素子のうち少なくとも1つのNチャネルMOS半導体素子のボディ領域が電気的に固定され、前記複数のPチャネルMOS半導体素子のうち少なくとも1つのPチャネルMOS半導体素子のボディ領域が電気的にフローティング状態にされていることを特徴とする半導体記憶装置。

IPC (5件)：

H01L 21/8242 , H01L 27/108 , H01L 21/762 , H01L 21/316 , H01L 29/786

FI (5件)：

H01L 27/10 325 G , H01L 21/76 D , H01L 21/94 A , H01L 27/10 325 C , H01L 29/78 311 C

引用特許：

審査官引用 (15件)

特開平4-317376
特開平4-291956
特開平2-144969

全件表示

前のページに戻る