特許

J-GLOBAL ID：200903014077262721

メモリアクセスシステム及びメモリアクセス装置

発明者： 長田 嘉浩
出願人/特許権者： 京セラミタ株式会社
代理人 (1件)： 本庄 武男
公報種別：公開公報
出願番号（国際出願番号）：特願2003-124739
公開番号（公開出願番号）：特開2004-334257
出願日： 2003年04月30日
公開日（公表日）： 2004年11月25日
要約：

【課題】メモリへ接続されるバス幅を減少させることによりアクセス装置等の入出力端子数を減少させ,システム全体の規模を縮小させること。【解決手段】SDRAMコントローラ101が上記SDRAM110にアクセスするに際し,アドレスバス130とアドレス共通バス132とを接続すると共に,データバス134とアドレス/データ共通バス136とを接続する第1の接続手段と,ROMコントローラ102がROM120にアクセスするに際し,アドレスバス131とアドレス共通バス132とを接続すると共に,アドレスバス133とアドレス/データ共通バス136とを接続する第2の接続手段とを具備する。【選択図】図1

請求項（抜粋）：

所定のメモリAと, 上記メモリAよりもアドレス端子数が多く,且つ,上記メモリAよりもバス幅が小さい所定のメモリBと, 上記メモリAへのアクセスを実行するメモリコントローラAと上記メモリBへのアクセスを実行するメモリコントローラBとを有し,所定のバスを介して上記メモリコントローラA及びメモリコントローラBによる上記メモリA及び上記メモリBへのアクセスを制御するメモリアクセス装置と,を備えたメモリアクセスシステムにおいて, 上記メモリアクセス装置は, 上記メモリコントローラAから出力されたアドレス信号を上記メモリAのアドレス端子に伝送する第1のアドレスバスと,上記メモリコントローラBから出力されたアドレス信号を上記メモリAのアドレス端子番号と一致する上記メモリBのアドレス端子に伝送する第2のアドレスバスと,上記メモリコントローラBから出力されたアドレス信号を上記メモリAのアドレス端子番号とは不一致の上記メモリBのアドレス端子に伝送する第3のアドレスバスと,所定のデータを上記メモリAに伝送する第1のデータバスとを備え, 更に,上記メモリコントローラAが上記メモリAにアクセスするに際し,上記第1のアドレスバスと,上記メモリA及びメモリBの上記一致するアドレス端子間を接続するアドレス共通バスとを接続すると共に,上記第1のデータバスと,上記第3のアドレスバス及び上記第1のデータバスを兼用するアドレス/データ共通バスとを接続する第1の接続手段と, 上記メモリコントローラBが上記メモリBにアクセスするに際し,上記第2のアドレスバスと上記アドレス共通バスとを接続すると共に,上記第3のアドレスバスと上記アドレス/データ共通バスとを接続する第2の接続手段と, を備えてなることを特徴とするメモリアクセスシステム。

IPC (2件)：

G06F13/16 ,  G06F12/06

FI (2件)：

G06F13/16 510J ,  G06F12/06 515K

Fターム (3件)：

5B060MB07 ,  5B060MB09 ,  5B060MM02