特許
J-GLOBAL ID:200903014121766155

通信装置及びメモリ装置

発明者:
出願人/特許権者:
代理人 (1件): 服部 毅巖
公報種別:公開公報
出願番号(国際出願番号):特願2005-055245
公開番号(公開出願番号):特開2006-243852
出願日: 2005年03月01日
公開日(公表日): 2006年09月14日
要約:
【課題】 システム動作に影響を及ぼさずに、運用系メモリに格納されているデータを待機系メモリへ高速にコピーする。【解決手段】 データ転送部12bは、待機系側のメモリユニット13が実装されたことを認識すると、運用系メモリ12a内に格納されているデータを読み出して、メモリコピーバス15を介して待機系側のメモリユニット13へ転送する。メモリコピー部13bは、メモリコピーバス15を介して運用系メモリ制御部12から転送されたデータを、待機系メモリ13aへ書き込んで、メモリコピーを行う。書き込み制御部13cは、待機系メモリ13aへのメモリコピーを実施している最中に、すでにコピーを完了した領域への書き込みがあった場合、共通バス14上に現れた書き込みアドレス及び書き込みデータを一時記憶し、メモリコピー終了後に、一時記憶した書き込み内容を待機系メモリ13aへ書き込む。【選択図】 図1
請求項(抜粋):
運用系と待機系のメモリ冗長構造を持つ通信装置において、 共通バスを介して、運用系側のメモリユニットと待機系側のメモリユニットに接続して、通信制御の分散処理を行う複数の通信部と、 運用系側のメモリユニットと待機系側のメモリユニットとを接続するメモリコピーバスと、 データを格納する運用系メモリと、待機系側のメモリユニットが実装されたことを認識すると、前記運用系メモリ内に格納されているデータを読み出して、前記メモリコピーバスを介して待機系側のメモリユニットへ転送するデータ転送部と、前記通信部から前記運用系メモリへのアクセスと、前記データ転送部から前記運用系メモリへのアクセスとの調停を行うアクセス調停部と、から構成される運用系メモリ制御部と、 データを格納する待機系メモリと、前記メモリコピーバスを介して前記運用系メモリ制御部から転送されたデータを、前記待機系メモリへ書き込んで、メモリコピーを行うメモリコピー部と、前記通信部からの前記運用系メモリ制御部への書き込みアクセスを監視して、前記待機系メモリへのメモリコピーを実施している最中に、すでにコピーを完了した領域への書き込みがあった場合、前記共通バス上に現れた書き込みアドレス及び書き込みデータを一時記憶し、メモリコピー終了後に、一時記憶した書き込み内容を前記待機系メモリへ書き込む書き込み制御部と、から構成される待機系メモリ制御部と、 を有することを特徴とする通信装置。
IPC (3件):
G06F 12/16 ,  H04L 12/56 ,  H04M 3/22
FI (3件):
G06F12/16 310J ,  H04L12/56 G ,  H04M3/22 B
Fターム (13件):
5B018GA04 ,  5B018HA05 ,  5B018QA01 ,  5K019AA08 ,  5K019BA27 ,  5K019BB57 ,  5K019CC05 ,  5K019CD09 ,  5K019EA28 ,  5K030GA12 ,  5K030KA02 ,  5K030KA11 ,  5K030MD02
引用特許:
出願人引用 (1件)
  • メモリ複写方式
    公報種別:公開公報   出願番号:特願平4-064019   出願人:富士通株式会社

前のページに戻る